摘要：相位确定检测电路是锁相环
环路的要害电路，其功用的好坏直接影响了整个体系的作业。本文描绘了相位确定检测电路的作业原理，依据项目实践提出一种相位确定检测计划，依照全定制规划流程选用SMIC0.18μm CMOS混合信号工艺完结了电路的规划、仿真。成果表明该电路在2.5Gbps收发器电路中能够安稳牢靠地作业。
要害词：相位确定检测;CMOS电路;锁相环;收发器
锁相环是高速多通道串行收发体系中的要害电路，相位是否精确对齐关于体系功用有着重要影响。电荷泵锁相环因其安稳性高，捕获规模大，便于集成等特色而别广泛运用于无线通信、频率归纳器和时钟康复电路中，为确保体系功用，锁相环一般都集成了相位确定检测电路。
相位确定检测电路一般包含模仿确定检测和数字确定检测两种办法，模仿检测办法选用经鉴频鉴相器PFD输出的相位差错，发生脉冲信号对外部%&&&&&%进行充电和放电，以指示当时相位是否确定，精度往往较低;数字确定检测办法具有可编程性且规划易于完结等长处，但相位差错参数受锁相环作业环境的影响较大，或许导致相位差错超出锁相环的最大确定窗口。
本文依据2.5 Gbps高速串行收发器的作业实践，规划了双环时钟数据康复电路中锁相环路的相位检测电路，该电路模仿和数字办法，选用全定制的数字规划，电路作业精度高，能够到达时钟周期的1/218，能够满意G比特级数据收发的功用要求。电路选用SMIC 0.18μm CMOS工艺完结并依据spectre进行仿真，成果显现电路能够正常作业，契合预期要求。
1 确定检测电路的结构
电荷泵结构的锁相环南鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)和分频电路组成。鉴频鉴相器比较输入参阅时钟和反应时钟的频率、相位差错，当反应时钟落后于参阅时钟(即正相差)时，发生UP信号;当反应时钟超前于参阅时钟时(即负相差)发生DOWN信号。电荷泵衔接PFD和滤波器LPF，它实践是一个电压/电流转换器，将PFD输出的差错电压电压转换成电流对低通滤波器进行充电、放电，经过低通滤波器转换为压控振荡器的操控电压的升高或下降，然后调整压控振荡器输出时钟相位累积的快慢，分频电路将VCO的输出时钟进行分频后送给PFD，与外部参阅时钟进行比较，以输出频率、相位差错脉冲，确定检测电路用于时钟的相位对齐检测，确保输入到时钟数据康复环路的时钟的安稳。
在本文规划电路所运用的环境中，锁相环输入的外部参阅时钟频率为125 MHz，而分频器的分频比为20，那么VCO的输出时钟频率为2.5 GHz，但由PLL环路送给收发器中时钟数据康复电路的是1.25 GHz的时钟，因而应将VCO的输出信号经过一个二分频及相位调整电路后才能够送给收发器供时钟数据康复电路运用。
本文规划的相位确定检测电路结构如图1所示。该电路首要包含两个可完结218分频的分频电路、18组两输入异或门构成的相位比较电路、一个18输入或非门构成确定检测电路。输入参阅时钟和反应时钟别离进行18级分频，各级分频信号对应异或，其异或成果送给18输入的或非门。当各级分频时钟对应相一起，则异或门输出为0，此时经时序输出PLL_LOCKED信号为低电平表明确定。
1)18级分频电路
因为将D触发器的输出端取反后衔接到输入端，则输出信号即为时钟信号的2分频。因而要对时钟进行218分频，则只需由将18个D触发器顺次级联即可，电路如图2所示。每个D触发器选用主锁存器为负锁存器、从锁存器为正锁存器的主从结构，上升沿触发，带有异步复位，经过细心地参数规划，触发器作业频率能够到达2.5 GHz以上，满意电路的作业速度要求。
2)相位比较电路
相位比较电路由18组独立的两输入异或门构成，每个异或门用于比较锁相环的参阅时钟的18个分频输出与由压控振荡器发生并经20分频后得到的时钟的18个分频成果，到达在时钟周期的1/18精度上的相位对齐。为了确保电路作业的时序要求，异或门的参数也经过细心规划与调试，能够满意功用要求。异或门电路如图3所示。
3)确定检测电路
确定检测电路由一个18输入的准NMOS或非电路构成，在规划时能够添加一点考虑：这儿的或非门是18输入，并且若时钟的榜首级分频成果就不相同，则之后各级均不相同。因而可将榜首级分频成果一起作为或非门的偏置信号，能够起到低功耗操控的效果。电路如图4所示。
2 电路仿真
为验证电路的功用功用是否契合要求，选用smic0.18μmCMOS工艺完结电路规划后，在cadence的spectre上进行仿真，仿真成果如图5所示。从图中能够看出当输入时钟和反应时钟同相今后，需求等候218个时钟周期后会输出有用确定信号，全体闭环仿真中操控电压逐步安稳，锁相环进入动态平衡。
3 定论
文中描绘了锁相环的要害电路，相位确定检测电路的规划与仿真，经过剖析常用的相位确定检测办法，依据规划实践提出了一种全定制的数字完结计划，能够完结1/18时钟周期的精度检测，确保了电路的牢靠安稳作业，选用SM%&&&&&%0.18μm CMOS混合信号工艺完结了电路的规划、仿真，成果表明该电路在2.5 Gbps时钟数据康复电路中能够安稳牢靠地作业。
