时钟速度的进步和更严厉的信号时序增加了对精准的高频模块的需求。PLL(锁相环)依据输入信号生成高频输出信号，是一种备受欢迎的用于发生高频信号的电路。当PLL参阅时钟和PLL反应时钟的频率和相位相匹配时，PLL则被称为是确定状况。到达确定状况所需的时刻称为确定时刻，这是PLL规划最要害的参数之一。因而，需求十分准确地加以丈量。
图1显现了PLL及其组件的简化框图。
图1在锁相环中，VCO信号被区分并发回与参阅信号进行比较。
PLL确定时刻是通电后，PLL需求与相匹配(PLL参阅时钟和PLL反应时钟之间)发生方针频率的时刻。图2显现在反应时钟和参阅时钟的频率相一起，确定信号为高。
图2反应时钟和参阅时钟的频率相一起，PLL确定信号为高
PLL的规划一般选用一种办法，让确定时刻尽可能短，一起依然供给尽可能高的稳定性。取决于参阅频率的规模，完成确定状况所花费的时刻有所不同，如图3.
图3确定时刻行为与参阅频率联系是线性正比的。
你能够依据可用资源运用以下任何办法。
办法1：PLL电源敞开，确定位断语/去断语
PLL电源敞开时，GPIO(通用输入输出)引脚翻转。然后，确定位轮询查看确定状况是否现已完成。当确定位被断语/去断语时，相同的GPIO引脚再次触发，如图4.该GPIO的脉冲宽度便是PLL确定时刻。假如无法访问PLL时钟输出，能够运用这一办法。
图4 PLL电源敞开到确定位断语/去断语
不幸的是，这种办法不是很准确，由于在锁位设置后，有必定确定时刻的规划裕量。
办法2：PLL电源敞开到预期VCO时钟输出
假如PLL VCO(压控振荡器)的时钟输出垫没有锁位门控(不管PLL确定位处于何种状况，时钟输出垫都驱动VCO时钟)，则此办法会见效。由于VCO时钟输出垫没有锁位门控，咱们能够直接调查VCO输出。在此办法中，咱们丈量PLL电源敞开时刻到取得所需VCO输出频率的时刻之间的时刻距离，如图5.这个时刻便是确定时刻。
能够经过手动放置每个循环的光标，直到调查到稳定频率，然后丈量示波器所需的PLL频率输出。
图5在这个运用中，确定时刻是PLL电源敞开到预期VCO时钟输出时刻。
办法3：PLL电源敞开到预期PLL反应时钟输出
假如PLL VCO(压控振荡器)时钟输出垫有锁位门控(时钟输出垫只要在取得PLL确定时方驱动VCO时钟)，而且不管PLL确定位状况怎么，时钟输出垫都有反应时钟信号，则可运用这一办法。在这个办法中，丈量的是PLL电源敞开到其所需的反应频率(同基准频率)时刻之间所花的时刻，如图6.这个时刻便是确定时刻。
图6 PLL确定时刻为PLL电源敞开到预期PLL反应时钟输出的时刻。
办法4：PLL电源敞开到确定垫断语/去断语
假如PLL VCO时钟输出垫有锁位门控，就无法挑选让PLL反应时钟信号到垫上，但确定垫能够用硅，就能够运用这个办法。在这儿，丈量的是PLL电源敞开的时刻，和确定垫被断语/免除断语的时刻，如图7(在此，板上的可用确定垫遭到监控，确定位不必GPIO轮询)。这个时刻是确定时刻。这种办法是精准的，由于确定信号直接来自PFD，因而没有附加的推迟。
图7.PLL确定时刻是PLL上电确定垫断语/去断语的函数。在这种情况下，你只需求在示波器上调查PLL断电信号和PLL确定信号。这儿显现的时钟仅供参阅。)
咱们现已评论了取决于规划局限性的丈量PLL确定时刻的不同办法。办法4到办法3到办法2到办法1对PLL确定时刻丈量的精度是递降的。因而，假如一切的资源都可用，咱们引荐选用办法4进行PLL确定时刻的丈量。
