中文摘要:
运用CPLD 在高速数据处理方面的特色规划出以VHDL 硬件描绘言语为规划输入, 以AL TERA 公司的 EPM 7256 芯片为规划载体, 根据DDS 技能的恣意波形信号发生器。该信号发生器能一起输出两路信号, 输出信号的频率和两路输出信号之间的相位差能够步进调整。经过M ax+ P lus ê 开发软件的时序剖析标明, 该规划具有高精度的频率和相位调理才能, 相位调整的分辨率为12 位, 频率调整的分辨率为32 位。实测结果标明, 所评论的办法和研发的体系是可行的、有用的。
英文摘要：
This paper introduces the method of developing DDS signal generator by using the VHDL hardw are DESCRIPTION language as design input and the Altera′s EPM7256 chip as design carrier1Two signals with output frequency and phase difference adjuSTable are generated1The result of time analyzing show s that the signal generator has high accuracy ON frequency and phase1It has ach ieved a phase resolution of 12 b and a frequency resolution of 32 b.The results of experiments have proved that the technique and system in this paper are feasible and effective.
杂乱可编程逻辑(CPLD) 器材具有高的电路集成度和快的数据处理速度, 运用他在开发规划运用体系时还能够凭借计算机的支撑完结电子规划自动化(EDA )。上述长处使得CPLD 器材十分合适用于需求进行高速数据处理的运用体系之中。
1 DDS 技能介绍
在现代电子体系中, 常常需求发生安稳的重复波形, 例如正弦波或许方波。在许多场合, 还要求发生波形的频率安稳, 而且能够精确调理; 乃至还要求能够发生多路输出信号, 而且这些信号之间的相位坚持确认的联系。 DDS (Direct Digital Synthesis, 直接数字组成) 是一种运用数字技能发生信号波形的办法。根据DDS 技能发生信号波形的原理图如图1 所示。DDS 技能树立在采样定理的基础上, 他首要对需求发生的信号波形进行采样和量化, 然后存入存储器作为待发生信号波形的数据表。输出信号波形时, 电路在一个高安稳时钟信号的操控下从数据表中顺次读出信号波形的数据, 发生数字化的信号, 这个信号再经过DAC 转换成所需的模拟信号波形。低通滤波器用于滤除不需求的采样频率重量, 使输出信号的频谱纯洁。
2 运用CPLD 完结DDS 技能的硬件结构
DDS 信号源这样的高速数据处理体系除了包含高速 DA 转换器、高速存储器之外, 还包含完结相位累加器、发生DA 转换器和存储器的寻址信号和操控信号以及与单片机进行通讯的接口的CPLD 器材。完结DDS 信号源的硬件结构图如图2 所示。运用单片机构成信号源的键盘和显现操控电路。信号源的作业频率和两路输出之间相位差的操控信号经过串行同步移位的通讯办法从单片机传输到可编程逻辑器材。选用外接存储器AT28C64 完结波形数据存储, 以下降对CPLD 容量的要求。DA 转换器选用TLC7528, 他有两路输出。在可编程逻辑器材内部, 频率和相位操控信号以频率操控字和相位操控字的办法进行保存。相位操控字仅在进行相位调整时进入相位累加器, 发生两路输出信号之间的 相位差; 频率操控字则在每个DDS 体系作业周期参加相位累加器一次。由于存储器AT28C64 具有13 位地址线, 所以截取相位累加器的高13 位为存储器的地址信号, 一起发生相应的DA 转换器和存储器的操控信号。
5 同步移位办法串行通讯接口的完结
构成DDS 信号源的CPLD 器材与操控/显现单元的通讯选用同步移位办法串行通讯来完结。在上面程序中, 移位寄存器的宽度为3 个datawidth 字长, 其间包含DDS 体系的频率操控字、两个相位累加器的开始相位值。选用参数说明来进步程序运用的灵活性, 字长进步了程序运用的灵活性, 可是浪费了CPLD 很多的资源。例如运用EPM7256 芯片, 依照上述办法编程, 可完结的相位累加器的最大位数是25 位。当pset 改写信号到来时, 向第一个相位累加器赋0, 向第二个相位累加器赋一个开始相位值。这样相同能完结两路输出之间的相位调整, 可是这时移位寄存器的宽度可认为2 个datawidth 字长。当移位寄存器的宽度为2 个 datawidth 字长, 仍运用EPM7256 芯片, 相位累加器的位数即可到达32 位。假如相位调整字选12 位, 相位累加器的位数仍为32 位, 则移位寄存器的宽度还能够减20 位, 这时EPM7256 芯片资源还能够节约10%。
6 结 语
本文选用ALTERA 公司的EPM7256 芯片和Max+Plus开发软件完结了DDS 信号源的规划与制造。这个运用CPLD 完结的DDS 信号源具有如下功用和目标: (1) 能够发生固定频率的恣意波形信号, 在单片机的操控下也能够发生扫频信号; (2) 两路输出信号之间的相位能够调整, 相位操控字为12 位; (3) 相位累加器的字长为32 位, 用于寻址波形数据存储器的地址信号为13 位; ( 4) DA 转换器TLC7528 输出树立时刻为011 Ls,DDS 体系的最大时钟频率为5MHz。由于DA 转换器选用TLC7528, 他的输出树立时刻为011 Ls。本文规划的信号源输出最大频率遭到DA 转换器输出树立时刻的约束, 由于外接存储器AT28C64 的数据读取时刻为15 ns, 可编程逻辑器材EPM7256 的最大时钟频率可达150MHz。
