摘要：跟着现在新技能、新工艺的不断呈现，高速单片机的运用越来越广，对硬件的牢靠性问题便提出更高的要求。本文将从硬件的牢靠性视点描绘高速单片机规划的要害点。 要害词：高速单片机 牢靠性 特性阻抗 SI PI EMC 热规划 引 言 跟着单片机的频率和集成度、单位面积的功率及数字信号速度的不断进步，而信号的崎岖却不断下降，原先规划好的、运用很安稳的单片机体系，
现在或许呈现不可思议的过错，剖析原因，又找不出问题所在。别的，因为商场的需求，产品需求选用高速单片机来完成，规划人员怎么快速把握高速规划呢? 硬件规划包含逻辑规划和牢靠性的规划。逻辑规划完成功用。硬件规划工程师可以直接经过验证功用是否完成，来断定是否满意需求。这方面的资料相当多，这儿就不叙说了。硬件牢靠性规划，首要表现在电气、热等要害参数上。我将这些概括为特性阻抗、SI、PI、EMC、热规划等5个部分。 1 特性阻抗 近年来，在数字信号速度日渐增快的状况下，在印制板的布线时，还应考虑电磁波和有关方波传达的问题。这样，本来简略的导线，逐步转变成高频与高速类的杂乱传输线了。 在高频状况下，印制板(PCB)上传输信号的铜导线可被视为由一连串等效电阻及一并联电感所组合而成的传导线路，如图1所示。只考虑杂散散布的串联电感和并联电容的效应，会得到以下公式：
式中Z0即特性阻抗，单位为Ω。 PCB的特性阻抗Z0与PCB规划中布局和走线办法密切相关。影响PCB走线特性阻抗的要素首要有：铜线的宽度和厚度、介质的介电常数和厚度、焊盘的厚度、地线的途径、周边的走线等。 在PCB的特性阻抗规划中，微带线结构是最受欢迎的，因而得到最广泛的推行与运用。最常运用的微带线结构有4种：外表微带线(surface microstrip)、嵌入式微带线(embedded microstrip)、带状线(stripline)、双带线(dual-stripline)。下面只阐明外表微带线结构，其它几种可参阅相关资料。外表微带线模型结构如图2所示。 Z0的核算公式如下：
关于差分信号，其特性阻抗Zdiff批改公式如下：
公式中： ——PCB基材的介电常数;
b——PCB传输导线线宽; d1——PCB传输导线线厚; d2——PCB介质层厚度; D——差分线对线边际之间的线距。 从公式中可以看出，特性阻抗首要由、b、d1、d2决议。经过操控以上4个参数，可以得到相应的特性阻抗。 2 信号完好性(SI) SI是指信号在电路中以正确的时序和电压作出呼应的才干。假如电路中的信号可以以要求的时序、持续时刻和电压崎岖抵达IC，则该电路具有较好的信号完好性。反之，当信号不能正常呼应时，就呈现了信号完好性问题。从广义上讲，信号完好性问题首要表现为5个方面：推迟、反射、串扰、同步切换噪声和电磁兼容性。 推迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端宣布抵达接纳端，其间存在一个传输推迟。信号的推迟会对体系的时序发生影响。在高速数字体系中，传输推迟首要取决于导线的长度和导线周围介质的介电常数。 当PCB板上导线(高速数字体系中称为传输线)的特征阻抗与负载阻抗不匹配时，信号抵达接纳端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，乃至呈现信号的过冲和下冲。假如信号在传输线上来回反射，就会发生振铃和盘绕振动。
因为PCB板上的任何两个器件或导线之间都存在互容和互感，因而，当一个器件或一根导线上的信号发生改动时，其改动会经过互容和互感影响其它器件或导线，即串扰。串扰的强度取决于器件及导线的几许尺度和彼此间隔。 信号质量表现为几个方面。关于咱们熟知的频率、周期、占空比、过冲、振铃、上升时刻、下降时刻等，在此就不作具体介绍了。下面首要介绍几个重要概念。 ①高电平时刻(high time)，指在一个正脉冲中高于Vih_min部分的时刻。 ②低电平时刻(low time)，指在一个负脉冲中低于Vil_max部分的时刻，如图3所示。 ③树立时刻(setup time)，指一个输入信号(input signal)在参阅信号(reference signal)抵达指定的转化前有必要坚持安稳的最短时刻。 ④坚持时刻(hold time)，是数据在参阅引脚经过指定的转化后，有必要安稳的最短时刻，如图4所示。 ⑤树立时刻裕量(setup argin)，指所规划体系的树立时刻与接纳端芯片所要求的最小树立时刻的差值。 ⑥坚持时刻裕量(hold argin)，指所规划体系的坚持时刻与接纳端芯片所要求的最小坚持时刻之间的差值。 ⑦时钟偏移(clock skew)，指不同的接纳设备接纳到同一时钟驱动输出之间的时刻差。 ⑧Tco(time clock to output，时钟推迟)，是一个界说包含全部设备推迟的参数，即Tco=内部逻辑推迟 (internal logic delay) + 缓冲器推迟(buffer delay)。 ⑨最大阅历时刻(Tflightmax)，即final switch delay，指在上升沿，抵达高阈值电压的时刻，并坚持高电平之上，减去驱动所需的缓冲推迟。 ⑩最小阅历时刻(Tflightmin)，即first settle delay，指在上升沿，抵达低阈值电压的时刻，减去驱动所需的缓冲推迟。 时钟颤动(clock jitter)，是由每个时钟周期之间不安稳性颤动而引起的。一般因为PLL在时钟驱动时的不安稳性引起，一起，时钟颤动引起了有用时钟周期的减小。 串扰(crosstalk)。邻近的两根信号线，当其间的一根信号线上的电流改动时(称为aggressor，攻击者)，因为感应电流的影响，别的一根信号线上的电流也将引起改动(称为victim，受害者)。 SI是个体系问题，有必要用体系观念来看。以下是将问题的分化。 ◆ 传输线效应剖析：阻抗、损耗、回流…… ◆ 反射剖析：过冲、振铃…… ◆ 时序剖析：延时、颤动、SKEW…… ◆ 串扰剖析 ◆ 噪声剖析：SSN、地弹、电源下陷…… ◆ PI规划：确认怎么挑选电容、电容怎么放置、PCB适宜叠层办法…… ◆ PCB、器件的寄生参数影响剖析 ◆ 端接技能等
3 电源完好性PI PI的提出，源于当不考虑电源的影响下依据布线和器件模型而进行SI剖析时所带来的巨大差错，相关概念如下。 ◆ 电子噪声，指电子线路中某些元器件发生的随机崎岖的电信号。 ◆ 地弹噪声。当PCB板上的许多数字信号同步进行切换时(如CPU的数据总线、地址总线等)，因为电源线和地线上存在阻抗，会发生同步切换噪声，在地线上还会呈现地平面反弹噪声(简称地弹)。SSN和地弹的强度也取决于%&&&&&%的I/O特性、PCB板电源层和地平面层的阻抗以及高速器件在PCB板上的布局和布线办法。负载电容的增大、负载电阻的减小、地电感的增大、一起开关器件数目的添加均会导致地弹的增大。 ◆ 回流噪声。只要构成回路才有电流的活动，整个电路才干作业。这样，每条信号线上的电流势必要找一个途径，以从结尾回到源端。一般会挑选与之邻近的平面。因为地电平面(包含电源和地)切割，例如地层被切割为数字地、模仿地、屏蔽地等，当数字信号走到模仿地线区域时，就会发生地平面回流噪声。 ◆ 断点，是信号线上阻抗忽然改动的点。如用过孔(via)将信号输送到板子的另一侧，板间的笔直金属部分是不可控阻抗，这样的部分越多，线上不可控阻抗的总量就越大。这会增大反射。还有，从水平方向变为笔直方向的90%26;#176;的拐点是一个断点，会发生反射。假如这样的过孔不能防止，那么尽量削减它的呈现。 在必定程度上，咱们只能削弱因电源不完好带来的系列不良成果，一般会从下降信号线的串绕、加去耦电容、尽量供给完好的接地层等办法着手。 4 EMC EMC包含电磁搅扰和电磁抗搅扰两个部分。 一般数字电路EMS才干较强，可是EMI较大。电磁兼容技能的操控搅扰，在战略上选用了自动防备、整体规划和“对立”与“引导”相结合的政策。 首要的EMC规划规矩有： ① 20H规矩。PowerPlane(电源平面)板边际小于其与GroundPlane(地平面)间隔的20倍。 ② 接地上处理。接地平面具有电磁学上映象平面(ImagePlane) 的效果。若信号线平行相邻于接地上，可发生映像电流抵消信号电流所构成的辐射场。PCB上的信号线会与相邻的接地平面构成微波工程中常见的Micro- strip Line(微带线)或Strip Line(带状线)结构，电磁场会会集在PCB的介质层中，减低电磁辐射。 因为，Strip Line的EMI功能要比Micro-strip Line的功能好。所以，一些辐射较大的走线，如时钟线等，最好走成Strip Line结构。 ③ 混合信号PCB的分区规划。第一个原则是尽或许减小电流环路的面积;第二个原则是体系只选用一个参阅面。相反，假如体系存在两个参阅面，就或许构成一个偶极天线;而假如信号不能经过尽或许小的环路回来，就或许构成一个大的环状天线。关于真实有必要跨区的状况，需求经过，在两区之间加衔接高频电容等技能。 ④ 经过PCB分层堆叠规划操控EMI辐射。PCB分层堆叠在操控EMI辐射中的效果和规划技巧，经过适宜的叠层也可以下降EMI。 从信号走线来看，好的分层战略应该是把一切的信号走线放在一层或若干层，这些层紧挨着电源层或接地层。关于电源，好的分层战略应该是电源层与接地层相邻，且电源层与接地层的间隔尽或许小，这便是咱们所讲的“分层战略。 ⑤ 下降EMI的机箱规划。实践的机箱屏蔽体因为制作、安装、修理、散热及调查要求，其上一般都开有形状各异、尺度不同的孔缝，有必要采纳办法来按捺孔缝的电磁走漏。一般来说，孔缝走漏量的巨细首要取决于孔的面积、孔截面上的最大线性尺度、频率及孔的深度。 ⑥ 其它技能。在IC的电源引脚邻近合理地安顿恰当容量的电容，可使IC输出电压的跳变来得更快。可是，问题并非到此为止。因为电容呈有限频率呼应的特性，这使得电容无法在全频带上生成洁净地驱动IC输出所需求的谐波功率。除此之外，电源汇流排上构成的瞬态电压在去耦途径的电感两头会构成电压降，这些瞬态电压便是首要的共模EMI搅扰源。为了操控共模EMI，电源层要有助於去耦和具有足够低的电感，这个电源层有必要是一个规划相当好的电源层的配对。问题的答案取决于电源的分层、层间的资料以及作业频率(即%&&&&&%上升时刻的函数)。一般，电源分层的间隔是0.5mm(6mil)，夹层是FR4资料，则每平方英寸电源层的等效电容约为75pF。明显，层间隔越小%&&&&&%越大。
5 热规划 电子元件密度比曾经高了许多，一起功率密度也相应有了添加。因为电子%&&&&&%的功能会随温度发生改动，温度越高其电气功能会越低。 (1)数字电路散热原理 半导体器件发生的热量来源于芯片的功耗，热量的累积必定导致半导体结点温度的升高。跟着结点温度的进步，半导体器件功能将会下降，因而芯片厂家都规则了半导体器件的结点温度。在高速电路中，芯片的功耗较大，在正常条件下的散热不能确保芯片的结点温度不超越答应作业温度，因而需求考虑芯片的散热问题。 在一般条件下，热量的传递经过传导、对流、辐射3种办法进行。 散热时需求考虑3种传热办法。例如运用导热率好的资料，如铜、铝及其合金做导热资料，经过添加电扇来加强对流，经过资料处理来增强辐射才干等。 简略热量传递模型： 热量剖析中引进一个热阻参数，类似于电路中的电阻。假如电路中的电阻核算公式为R=ΔE/I，则对应的热阻对应公式为R=Δt/P(P表明功耗，单位 W;Δt表明温差，单位℃)。热阻的单位为℃/W，表明功率添加1W时所引起的温升。考虑集成芯片的热量传递，可以运用图5描绘的温度核算模型。 由上所述，可推导出 Tc=Tj-P%26;#215; RJC 也便是说，当Tc实测值小于依据数据手册所供给数据核算出的最大值时，芯片可正常作业。 (2)散热处理 为了确保芯片可以正常作业，有必要使Tj不超越芯片厂家供给的答应温度。依据Tj=Ta+P%26;#215;R可知，假如环境温度下降，或许功耗削减、热阻下降等都可以使Tj下降。实践运用中，对环境温度的要求或许比较严苛，功耗下降只能依托芯片厂家技能，所以为了确保芯片的正常作业，规划人员只能在下降热阻方面考虑。 如图5所示，可变的热阻由芯片外壳与散热器间的热阻(触摸热阻)、散热器到环境的热阻组成。这就要求规划人员削减触摸热阻，比方选用触摸热阻小的导热胶，考虑大的触摸面积等。散热器方面还要挑选热传导率高的散热器件，考虑运用风冷、水冷等对流散热办法，增强辐射才干，扩展散热面积等办法。 结 语 以上说到的高速单片机规划思维和办法，现在现已在国外的公司得到实践和开展，可是国内这方面的研讨和实践还很少。该规划思维在咱们公司实践、探索，进步了产品牢靠性。在这儿推荐给各位同行，希望一起讨论。
