Peter以为，鉴于其高功能、易编程及低本钱特色，GPGPU技能在许多状况下能够代替FPGA和DSP。
虽然没有针脚，比如图形处理器(GPU)和Tilera处理器等多核处理器在某些运用中正逐渐代替现场可编程门陈设(FPGA)。开发人员表明，GPU可用于履行多种功用，而非单纯的图形处理，然后成果了图形处理器通用核算(GPGPU)技能的呈现，其间最为注目的就是 NVIDIA’s CUDA。当评价GPGPU、TILE或FPGA技能能否作为任何即定运用的首选时，需考虑(但不局限于)以下要素：
• 可用处理才能
• 推迟
• 可扩展性
• 开发本钱
• 技能嵌入
• 价格
处理才能
处理才能的评价必定程度上取决于处理数据类型及处理算法。
因为GPU起先首要担任图形制作，因而，其特别长于处理单精度(SP)及(某种状况下)双精度(DP)浮点(FP)运算。Tilera的TILE设备当时不支撑硬件FP运算，但要求进行软件模仿，且功能价值昂扬。一般来说，FPGA亦是如此，设备通过运用多种资源来处理FP运算问题。到达可接受功能要求IP区块需耗费多个门并要求深流水线技能。例如：当时Tesla级GPU每秒最高可履行1012次浮点运算或1TFLOPS，而Xilinx Virtex-6设备则为150 GFLOPS。
当考虑到定点运算时，状况有所不同。新一代GPU在浮点速率相同的状况下可履行整数运算，例如：当Virtex-6设备进步至500GOPS时，GPU每秒可履行1012次运算或1TOPS。整数功能是TILE处理器的优势地点：8位数据时，TILE-Gx(图1)最高履行才能为750GOPS，32位数据时为188GOPS。
图1：8位数据时，Tilera的TILE-Gx处理器最高履行才能为750GOPS
在信号处理运用中运用定点处理睬延伸开发时刻。在体系界说阶段时刻进行许多剖析，然后能够测定各处理阶段的动态规划要求，并保证实践信号运用中无上溢或下溢现象产生。不然，开发人员需求在体系运转时运用额定资源来继续监控动态规划并调整区块份额因数。
不管从时刻仍是空间上讲，许多通用架构处理开支或许明显较大，因而，逐位运算尤为适用于FPGA。若在FPGA上履行逐位运算，则需求考虑开发时刻。毋庸置疑，体系的实践可用处理才能在很大程度上或许会因理论峰值处理才能的不同而有所差异。影响该差异的两个首要要素包含硬件架构算法的适用性及优化履行才能所需时刻。
例如：FPGA能够运用其并行及习惯多种算法的特性来取得愈加挨近理论最大值的功能。可是，FPGA需求更大的硅片空间和更长的开发时刻来挨近这些理论最大值。关于习惯于GPU硬件并行形式的算法，GPU现已能够到达峰值的20~30%。它们相同具有合理的硅密度(40nm工艺，32nm研制中)和开发时刻(一般只稀有周，而FPGA则需几个月)。TILEPro64处理器可供给FPGA相相似的习惯性和GPU相相似的可编程性，可是，因为其粗糙的使命级问题分化特色使得其无法像FPGA和GPU那样完成细粒度并行。
内存带宽在评价处理器功能方面平等重要，GPU能够供给3倍于FPGA、6倍于TILEPro64的优势。可是，有必要指明，该带宽须以下列条件为根底：呈现的大推迟须通过穿插处理进行操控，应在最佳拜访形式中通过整合完成接合拜访。有了FPGA，开发人员需求充分考虑内存方位。新一代GPU和TILEPro64处理器具有传统的缓存散布，能够协助优化内存方位并削减开发时刻。
推迟
或许能够扫除运用GPGPU的最或许要素就是推迟。例如：调用内核所需时刻及主存储器较长拜访时刻均可引起长推迟。许多状况下，这种推迟或许会稍有缓解可是无法彻底避免。因而首选应为大数据集处理，原因在于，其为许多运算，换言之，其具有较高的核算强度。在需求满意严厉推迟要求的环境下(例如闭回路操控)，FPGA为首选。TILE处理器具有杰出的推迟特性，“裸机”形式下进行编程时尤为杰出。
可扩展性
FPGA能够与比如Aurora等低开支联接严密耦合，或履行比如Serial RapidIO或PCI Express等规范串行结构。GPGPU为协处理器，一般需求一个主处理器。如图2所示，许多GPU能够联接至一个单主处理器(首选多核)中，可是，当各主处理器核运用一个GPU时，共享资源会约束回来。
图2：GE智能渠道加固型IPN250和NPN240能够使Intel多核主处理器办理多个NVIDA GT240 96核CUDA GPU
多联接GPGPU间履行代码的常用办法是运用OpenMP。该办法答应在并行线程中主动履行处理回路，且别离运用不同的GPU。在集群层面(主处理器+GPU[或多GPU])还可完成进一步扩展。该集群还可通过PCI Express、10G Ethernet、InfiniBand及其它联接进行联接，并且通过运用比如MPI等中间件进行编程。
TILE处理器可通过多种网状结构完成核间高度衔接，然后调整至不同的处理类型。TILE处理器多交流结构考虑到了核间通用低推迟IPC及核间内存一致性。设备与设备之间可通过10G以太网和PCI Express进行衔接。整个设备或中心集群可编程为对称多处理设备。
开发本钱
开发本钱难以衡量。从定性剖析的视点，一般以为选用C或C++的多核设备编程要比FPGA编程简略。并且我们普遍以为找到合格的多核设备编程工程师要比招募FPGA 设备的VHDL或Verilog编程人员愈加简略。因为开发人员须一起优化硬件和算法(软件)，因而需求多种技能，才可使FPGA挨近理论功能。在多核状况下，因为硬件现已确认，开发人员可专心于算法开发和优化(仅软件)。
量化该差别是个难题。一种办法是考虑软件规划即代码行(SLOC)多少。这种办法依据算法不同而会有所差异，但多核处理器代码行少于三分之一的现象并不罕见。运用更高档的比较办法会使状况变得含糊——如GPGPU选用MATLAB，FPGA编程选用Agility-C或MATLAB体系生成器等。
单单SLOC并不能准确代表开发本钱。许多推进软件开产生产率开展的东西和言语立异，如集成开发环境、调试器、测验覆盖率生成和面向对象编程都在对FPGA开发产生影响——但还有很长的路要走。此外，开箱即用的FPGA开发因为较长的归纳及布局、布线时刻、较低的处理器状况透明度以及或许耗时好久的仿真时刻等要素，并不具有最快的软件测验和修正周期。这些问题有相应的解决方案，但都需求额定的出资。
技能嵌入
在运用层面，GPGPU设备可晋级至更多核的新产品而无需做出很大改动。例如，不管存在多少核，通过小型履行单元(内核)进行并行处理的办法都依然有用。在开发及运转时，东西链和驱动程序可别离使运用程序与硬件脱离。可一起调用成百上千的线程，运转这些内核。
单个二进制数可运转在具有不同核数量的不同设备上。大都状况下，这能够最大程度简化到新渠道的移植。
与此相似，编写的TILE处理器的SMP运用，可在添加了新设备时，主动适用于更大的核数量。
相比之下，将FPGA运用移植到新设备上时，即便算法坚持不变，也需求对硬件表达式代码进行许多修正，以习惯不同的方针渠道。
价格
商用级GPGPU板(图3)的价格可低至$50，而针对超级核算运用的最新GPGPU板的价格则为$4000。含有高端Virtex-6 的FPGA板的价格或许在$4000左右。Tilera板因为其针对性更强，价格会高的多。这三种类型的加固产品因为具有更小的体积、更好的板结构技能、更严厉的检测和挑选，因而价格高出许多。例如，彻底加固、传导冷却的GPU板价格可在$7000左右。此类板针对军事/航天运用需求，原因是商用级板无法习惯恶劣环境下的环境压力，一起也不具有长时间项目所需的长运用寿命。
图3： NVIDIA的支撑CUDA技能的GeForce GT130M即为GPGPU技能的廉价入门级产品
定论
关于许多运用来说，FPGA在处理才能以及推迟方面的功能依然无与伦比。但仍有许多运用场合应考虑运用多核设备。因为其定点功能，可考虑直接运用TILE处理器代替FPGA。GPGPU愈加拿手浮点运算，因而可考虑将其用于代替FPGA，或作为FPGA的弥补。
多核处理器与传感器靠的更近，这种模块或许不久就将面市 – 这些设备紧靠在模数转换器(ADC)后边即FPGA原先所在的方位。原先从带有AltiVec的PowerPC等通用处理器(GPP)转换至FPGA阵列的一些运用现在开端移植到多核架构上。例如，医疗成像设备如核算机断层扫描(CT)和磁共振显像现在选用GPGPU来成像。
现在混合选用FPGA和GPP的雷达体系正在评价运用GPGPU的可行性，以便下降处理子体系的尺度、分量和功耗(SWaP)，然后使其可布置在UAV等较小的渠道上，或提高相同占位面积的处理才能。360度态势感知等一些从前运用专门硬件的成像运用现在选用TILE处理器和GPU来收集多个摄像机数据流，然后通过变形、拼接，然后显现全景图(图4)
图4： GPGPU支撑多个摄像机数据流收集，然后实时生成全景图。
考虑到多核设备编程简略，及超卓的处理才能、低价的置办本钱和与之相关的低价开发本钱，强烈建议将其用于从前首要选用可编程硬件阵列的运用。
