摘要：为了得到比传统片上网络的网络资源接口(NI)更高的数据传输功率和愈加安稳的数据传输作用，提出了一种新的高效网络接口的规划办法，并选用Verilog HDL语言对相关模块进行编程，完结了高效传输功用，一起又满意核内路由的规划要求。终究经过仿真软件Xilinx ISE Design Suite 12．3和ModelSim SE 6．2b得到了满意规划要求的仿真成果。
要害词：片上网络；网络资源接口；核内路由；Verilog HDL
O 导言
跟着纳米年代的到来，集成电路工艺不断的开展，特别是VISI规划技能的前进，系统级芯片的规划迎来了巨大的应战，而这个应战的的要害便是怎么样完结更高的通讯功率。这个问题的呈现也预示着多核技能年代的光临。为了应对这个应战，人们提出了片上网络(Network On Chip，NoC)的概念。片上网络(NoC)移植了网络通讯的方法，进而来处理多核年代的IP核互联通讯的问题。
因为片上网络(NoC)具有优异的可扩展性和相对较好的功耗功率，现在现已被大多数人认为是处理当时乃至未来芯片规划中关于通讯问题的最重要的技能之一。
1 NoC简介
图1为传统2D-MESH结构的NoC示意图。图中显着能够看出片上网络(NoC)首要由4部分组成：资源节点(IP核)、路由节点、网络接口NI(Network Interface)和大局链路。其间网络接口NI便是衔接IP核与通讯网络的桥梁，一起网络接口NI的规划也是片上网络(NoC)规划技能中重要的一环。
网络接口NI使NoC完结了核算资源与通讯网络部分的别离，答应IP核和网络通讯结构别离独立进行规划，使核算资源相对网络愈加通明，然后完结不同资源间的互联，提高了规划的重用性。网络接口NI首要面向地址信号，数据的打包、解包、编码，同步等方面的问题。文献提出的是一种既满意担保服务又满意最大尽力服务的网络接口NI，可是此网络接口NI首要应用于AEthereal系统中。文献介绍了一种以OCP从模块存在的网络接口，应用于XpIPes系统。
2 通用网络接口NI的结构及模块功用
网络接口的作用首要根据网络中关于信息包信息的传输，而且将其转化成资源模块可用的方式。它的首要功用包括3个方面：提取关于IP核与网络之间的通讯协议；支撑任何IP核与网络接口衔接；对数据进行打包和解包。
当数据在NoC中传输时，网络接口将主IP核中的数据进行打包，并进行校验，然后将其传输到路由节点进入网络，最后由意图IP核的网络接口进行解包，校验进入到意图IP核中。图2是通用网络接口的结构模块图，如图2所示其首要由通用核接口、数据打包单元、数据解包单元、存储单元和异步FIFO构成。数据打包单元首要将来自IP核的信息进行打包，其首先将信息转化成流控单元(flit)，然后在网络中进行传输，其首要由包头编码单元，数据处理单元和FIFO操控单元构成。而解包单元首要是将数据包进行转化，满意意图IP核所需求的数据方式。数据打包单元和数据解包单元同享网络接口中的存储单元，这样做首要是易于链接不同模块。
3 高效网络接口的规划
3．1 整体结构的规划与剖析
本文首要是规划一种高效的网络接口使其满意数据的快速传输，一起能接受高的通讯压力，使其也可用于核内路由的数据传输。核内路由及将传统的路由节点嵌入到IP核中，与IP核同享存储单元，益于IP核与网络通讯部分数据传输加速，以便于加速整个NoC的网络通讯速率。据文献可知，核内路由也将是NoC开展的重要方向之一。如图3所示，本文规划的网络接口首要包括数据接纳，数据发送，缓冲区模块和寄存器操控组4部分。
当原始数据从IP核传输到本网络接口，首先由数据接纳模块将原始数据打包，并将其分为多个片(flit)。一般数据包被分为：Head flit，Datel flit，Date2 flit，Tailflit等4部分，而本网络接口将其紧缩为Head flit，Datel flit，Date2 and control flit三部分，首要是将Tailflit紧缩到传统Data2 flit中，因为Tail flit中只含有一个完结操控信号，所以将其兼并到最后一个数据片上，经过寄存器操控模块操控发送，经过网络抵达意图网络接口，由其将接受到的数据包进行解包，满意意图IP核的需求，一起传输到意图IP核。因为本网络接口也能够嵌入到IP核中，因而能够提早将Head flit发送出去，使Head flit的发送与数据打包并行处理。这样就加速了数据的传输速率。
3．2 数据接纳模块的规划
此模块首要是完结接纳路由节点宣布来的数据包以及本地IP核宣布的数据包。其结构如图4所示，由数据接纳逻辑操控模块和数据接纳状况机模块。
此模块首要作业流程为：接纳操控逻辑模块→发生缓存地址和有用信号→状况机模块→发生接纳数据的状况。简略状况图如图5所示。
当系统复位，整个状况机处于空状况(idle)，当一起接纳到有用的数据信号和信道操控信号时，进入接纳数据长状况(r_length)。跟着clk上升沿的抵达，次序进入接纳数据意图地址的状况(r_desti_addr)，接纳源地址状况(r_source_addr)，接纳数据状况(r_receive)。数据接纳完结后，置数据传输完结信号无效后，状况机康复初始状况(idle)。
3．3 数据发送模块的规划
此模块首要是将从路由节点得到的数据发送给IP核，或者是将从IP核得到的数据传输到通讯网络中去。规划思路同数据接纳模块类似。结构图如图6所示分为2部分：数据发送操控逻辑模块和数据发送状况机模块。其状况机的搬运图如图7所示。简述：idle→(有用数据发送信号)ask(信道恳求信号)→(呼应信道恳求)buf_en→(clk上沿)t_length→t_date→(数据信号完结呼应)idle。
3．4 寄存器操控组模块的规划
此模块首要分为：状况寄存器，逻辑操控寄存器，接纳数据长寄存器，接纳数据源地址寄存器。4个寄存器都为8位寄存器。满意了各节点对网络接口的操控。表1为状况寄存器。
当时网络接口的作业状况有表中寄存器的低两位所代表。“0”代表处于r_date，“1”代表处于s_date。
4 系统仿真与验证成果
本文规划的网络接口首要是运用Xilinx ISE Design suite 12．3和ModelSim SE 6．2b仿真软件进行仿真和验证。图8是网络接口中数据接纳模块功用仿真图，图9是数据发送模块功用仿真图。试验首要是经过主时钟操控数据的发送，选用50 MHz的时钟，每2个时钟发送一个IP核数据，发送完结的到flag标识。从成果能够看出此规划便于加速数据在网络中的传输功率。试验中源IP核输出数据为32位，经过NI1把数据分为高16位和低16位输出，抵达意图NI2，经过NI2把数据兼并为32位，终究输入到意图IP核内。成果显现，数据传输进程数据坚持了较强的安稳性，一起发送与接纳都精确的做出了应对，达到了规划要求。
5 结语
本文规划的网络接口首要是针对对数据传输速率要求较高，对传输作用安稳性要求较高的NoC系统。经过试验根本完结了规划要求，一起此网络接口具有较强的实用性，对与往后核内路由的研讨具有重要的含义。
