下述留意事项和要求是混合信号电路板规划中十分有用的辅导准则。
去耦与旁路
图 1 为电源去耦与旁路的实例,需求着重的是,在芯片的引脚处(或至少在间隔引脚的几个mm 内)有必要装置低ESL(等效串联电感)容量为10nF 到100nF 的外表贴装陶瓷电容。关于一般1oz 铜箔、10mil 宽的印制线有：电感约为1nH/mm,电阻约为2mΩ/mm。
1：混合信号电源、接地和旁路
电源与接地层
要使开关电源远离ADC 、DAC 和模仿电路。有时,在芯片邻近运用一个独自的5V 三端稳压器作为模仿电源比较好。在电路板边际处加一个22uF 钽电容或铝电容有助于下降电源噪声和去耦扼流元件的ESR(等效串联电阻)引发的阻尼振动。
ADI(Analog Devices) 主张选用接地层原理(数字地与模仿地分隔),并且在相应的接地上安置独自的数字和模仿电源,但不要使层与层之间堆叠(防止噪声的耦合)。两层之间应有2 mm 到3 mm 的空地。这就意味着运用四层板包括各接地层和电源层可组成一个内部高电容性夹层结构。这样,由各自的接地层和电源层构成了一个极端有用、低ESR 和ESL 的旁路电容,其电容量约为5pF/cm2(30pF/in2 )。IC 引脚经过焊盘和过孔直接通向恰当的电源层和接地层。一切数字器材装置在数字电源层和数字接地层的上面;一切模仿器材装置在模仿电源层和模仿接地层的上面。但是,IC 管脚仍需求加上前面说到的陶瓷旁路电容。这儿需求着重,接地层是十分重要和十分有用的,它们优化了混合信号部分的功能,并且还能削减EMI 。
地线层的衔接
两层之间应有单一通道衔接,最好在芯片邻近运用零欧姆电阻或铁氧体垫圈。这种衔接是完全必要的,它能够防止由于ESD或误电流(这种误电流或许流过芯片基底,并可形成破坏性影响。)引起的电位差,一起阻隔了高频电流。关于原型规划,可在多个方位树立可去除的衔接,以便调试和测验时与地阻隔。此外,不能有任何数字和模仿信号线横跨过数字层和模仿层的空隙。
在混合信号体系中不可防止地会有信号线横跨过数字层与模仿层的空隙
数字信号与元件
一切的数字信号与元件应当远离模仿电路。一切的高速数字信号应当以最短的途径布线在数字接地层和电源层的上面。
IC插座
防止运用%&&&&&% 插座。
容性负载
最大极限地减小数字输出引脚的容性负载。关于长间隔的数字信号线,要求负载与其特征阻抗匹配,以防止过冲/欠冲和振动。许多运用中特征阻抗Z0约为80Ω,通常用一个82Ω的电阻和一个50pF的%&&&&&%的RC并联组协作负载就能够匹配这样的长间隔的数字信号线。
PLD和VLSI逻辑芯片
不要忽视在同一PCB 上相邻的PLD 和VLSI 逻辑电路芯片,它们往往包括有很多的同步逻辑并发生很大的开关电流,这种开关电流能够渗透到该电路板的其它部分。解决办法是确保这些芯片电源引脚有很好的旁路。这种办法既可确保牢靠的作业,也能减小电源线上的噪音。
晶体振动器(时钟)的问题
关于ADC和DAC,必需确保取样去取样时钟有满足纯洁的频谱,也便是要运用低相位噪声的振动器,此振动器还要与数字模仿电路部分都分隔,由于数字部分搅扰影响其频谱纯洁度,而振动信号自身又是数字信号,会搅扰体系的模仿部分。为取得更低的相位噪声,可选用晶体厂家引荐的分立元件(双极晶体管或FET)晶体振动电路(可用一个门来扩大振动信号,以驱动ADC或DAC),而尽量防止用门与晶体构成的振动器。
多个晶体振动器或许引起一些问题,如谐波间脉动或许经过其模仿和数字电源或信号以及参阅电压进入编解码器。或许的话,在同一PCB 上只一起运用一个晶体振动器,或许使所需各种频率都来自单个晶体振动器。
磁场
留意电感和变压器的外部磁场,如有必要,可选用电磁屏蔽元件。RF 去耦扼流线圈可互成直角装置。电源变压器应定向装置在电路板外,并远离要害模仿电路。选用环形电源变压器能够削弱外磁场。
输入信号摆幅
要确保偏置电压、5V CODEC/ADC模仿输入信号不会超越VCC 或低于接地址,即使是瞬间也应防止。运用低走漏二极管“箝位”或5V 单轨运算扩大器缓冲约束输入信号摆幅。
EMI/RFI要求
规划时要考虑模仿输入线和模仿输出线的EMI/RFI要求。输入线或许发射和接纳RF信号,DAC模仿输出线则包括高至100MHz的去取样时钟的谐波。
一般规划问题
最小化环路面积;最小化公共阻抗;关于容性耦合可选用阻隔、屏蔽和低电路阻抗的办法;关于外表和体走漏可选用阻隔办法;关于并行线间耦合,可选用阻隔、特征阻抗匹配、用接地层、用地线居中的并行线、用较低速的逻辑电路……
假定
记住：在调试的时分,任何假定(自己认为是对的东西)都值得置疑!
