新版 PCI Express (PCIe)界面规范难产?最近 PCI SIG 发布了过渡性0.71版 PCI Express 3.0 规范，援助8 GigaTransfers;该规范安排打算在2011年头打开产品兼容性测验，时程现已比原先预订的晚了一年。
新版PCI Express规范的速度等级得援助最近 IEEE 所经过的40/100Gbp乙太网络规范配接卡，也会用于高阶绘图卡、新一代 Infiniband 互连、快闪存储器硬盘等高材料吞吐量的相关运用。「我不认为咱们失去任何时机;」PCI SIG 主席、IBM芯片开发部分的Al Yanes在承受采访时表明：「咱们的成员公司都能承受这样的时程。」
Yanes指出，40G以太网络还没到位，该安排成员公司还在开发相关产品;PCI SIG串列通讯作业小组主席、Intel资深工程师Ramin Neshati弥补解说：「那是一个不断测验过错的进程，这也是为什么咱们不喜欢有时刻表。」
「某天咱们某成员公司或许说规范规范很OK，但又有某天别家公司或许会说“你们有考虑到声波、温度或湿度问题，以及或许对产品规划形成的影响吗?”;」 Neshati表明：「这是一个活生生的工业环境，人们来自各种材料范畴、情况各不相同，所以咱们往往得回过头看看过错在哪里，好让大家能脚步共同继续前进。」
新版规范推迟的要素，还包含援助最大频宽8GHz材料传输速率所需的、杂乱的等化(equalization)与编码(encoding)程序。在6月初发布的0.71版规范，胪陈了练习序列(training sequence)、恰当的直流传输平衡(balance a dc transmission)，以及推导信号时脉(derive a signal clock)所需的改动。
此外并明示工程师有必要至少在接收器中选用1-tap决议计划回授等化器(decision feedback equalization，DFE)，以及在传送器选用3-tap接连线性等化器(continuous linear equalization)。
加拿大芯片供货商Gennum就在2009年宣告，该公司已可提供援助5-tap DFE的 PCIe 3.0 控制器芯片与实体层功用区块IP授权。
高阶通讯芯片在某些情况下现已内含了多层次的等化器，不过对干流PC芯片以及主机板供货商等PCI Express运用大户来说，却是新技能。相较之下，第一版的PCIe规范援助2.5GHz材料传输速率，只运用单一静态层(single static level)的解加强(de-emphasis)电路;第二版规范传输速率进步到了5GHz，则运用了两层的解加强电路。
3.0版PCI Express是首度选用DFE，以及传送/接收器在发动时刻洽谈(negotiate)信号解加强电路层级的动态特征。这个版别的PCIe也是第一个从8b/10b编码，转向更趋杂乱但有功率的128b/130b办法。
在8GHz等级速度，传递信号通道的质量也首度归入考量。为此PCI SIG将发布简易的S参数来描绘PCIe 3.0通道，并为该新版规范宣布一款根底的开放源码通道测验东西;这也是PCI SIG第一次宣布这类东西。Yanes表明，该安排期望厂商在宣布主机板规划之前就能确认其可运作性：「咱们企图让一切都顺利进行。」
PCI Express 3.0也被设定为能向下兼容旧板规范，Yanes预期需求65奈米以下制程援助，大多运用45奈米技能。新版规范产品测验将在下一年头正式打开，PCI SIG将在2011年秋天发布兼容产品清单：「现在已有部分PCIe 3.0产品，但咱们不会在官方测验作业完结之前揭露为任何产品背书。」
Ramin弥补指出，0.7~0.9版的3.0规范，之间仍是会有一些或许影响芯片规划的改动，而选用这些版别推出产品的厂商得自担风险;不过到了 0.9~1.0版，就不会有任何影响芯片规划的改动。现在现已有不只一家的PCI SIG成员厂商开宣布PCIe 3.0测验芯片，其间部分芯片测验材料也共享给3.0版规范作业小组，以进行规范验证。
「直到最终版3.0规范定案，咱们才会考虑下一步举动;因而2010与2011年大部份时刻，咱们将专心于完结3.0规范兼容产品的认证。」Ramin表明：「要到下一年今后，咱们才会有更多3.0规范今后的工作可说。」
