收集数据的有用传输和存储转发技能的开展确保了数字图画在实际中广泛使用。现在，从多媒体通讯范畴的长途教育、图画监督到医学上的长途会诊，都和数据的有用传输及存储转发技能休戚相关。在国防工业范畴，图画数据的收集存储和接连有用转发也起着巨大的效果，航空遥感图画和卫星遥感图画的处理加工，电视制导中数据视频图画的传输，都离不开图画传输存储技能。本文规划的根据Flash的高速大容量固态数据存储器，选用了根据LVDS的数据传输方法传输两路高速图画数据，完结图画数据的高速实时存储。不只具有处理速度快、规划灵活性高级特色，还具有可装备性和可重构性的特色。
1体系整体规划
本文介绍的图画存储器在飞翔使命中担任完结两路独立视频信号的收集存储使命。视频图画存储的整体结构框图如图1所示，当光耦接纳到起飞和钓饵两个操控焚烧信号后，FPGA就操控视频信号1、视频信号2经2路独立的LVDS接口传输，并别离解码后缓存到2个外部FIFO中，最终写入到2个各自的存储模块Flash傍边。在体系作业时，读书设备能够实时监测记录器要害状态参数；体系存储作业完结后，读数设备通过LVDS接口以20 Mbyte/s的速度长途高速读取图画记录器的数据，将数据回传至上位机进行存盘判读。
图1存储器功用框图
本规划存储器担任接纳的2路图画尺度均为640 X480 byte，在飞翔器内部传感器下发起飞和钓饵两个要害信号的操控下，图画数据存储器别离对这2路视频图画信号进行收集，采样位数：8 byte/像素，输入数据码率：30.72 Mbyte/s，帧率：100 f/s（帧/秒），然后将解码后的数据别离存储到2个Flash中，最终精确地完结数据的转发使命，使图画数据顺畅进入下一模块。存储器视频信号处理硬件电路框图如图2所示。
图2存储器视频信号处理硬件电路框图
2硬件电路规划
2.1 LVDS长线传输电路规划
本规划体系中摄像头宣布的视频图画信号归于高速改变的信号，简单遭到噪声影响。低压差分（Low Volt-age Differential Signaling，LVDS）数据传输技能是一种新式的、具有很低的差分电压摇摆起伏的信号传输方法。LVDS传输过程中以差分的方法传送数据，然后具有很低的串扰和噪声以及只耗费很少的功率。此外它通过一对并行PCB走线或平衡电缆传输数据，能够到达100 Mbit/s乃至高于1 Gbit/s的高速率数据传输。处理了高速数据的有用传输，一起也将有助于下降体系规划复杂度，进步体系可靠性。根据LVDS技能的传输特色及使用优势，本规划中图画输入接口选用LVDS进行图画数据接纳。规划中为满意信号实时高精确性的传输，在LVDS发送端选用串化器和驱动器相结合的方法增强信号；在LVDS接纳端选用均衡器宽和串器相结合的方法，来补偿信号长线传输过程中的损耗。这样高速图画信号能够安稳地传输上百米。如图3为LVDS接口端硬件电路规划图。
图3 LVDS接口端硬件电路规划图（点击查看大图）
2.2 FIFO的电路规划
本规划中进入FIFO前经解码得到的图画数据传输速率为30.72 Mbit/s，因此在FIFO的选型中，有必要挑选一款读写速度快并且容量大的外部FIFO来缓存图画数据。通过核算并比照剖析后，本规划选用了CYPRESS公司出产的64 kbit x 18 bit的CY7CA285V：
1）CY7C4285V具有66.7 MHz的最大作业频率，10 ns的最小读写周期，完全能够安稳、可靠地接纳码率为30.72 Mbit/s的图画数据，也满意25 ns读写周期的要求。
图4单路图画数据接纳接口时序界说图
2）从FIFO接纳图画数据的时序图中（如图4）能够看出，一个水平同步时间内，写入FIFO的图画数据有640 byte，而读出FIFO的数据量为33 Mbyte/s x 18.75μs=618.75 byte.这样每一个水平同步时间内FIFO中就会剩下640 byte-618.75 byte=21.25 byte的图画数据。当笔直同步信号拉低时，FIFO中剩下的图画数据量到达最大，本规划FPGA操控FIFO半满即读，那么FIFO的容量至少应为：2 x 21.25 x480=20400 byte.明显容量为64 kbyte的CY7C4285V能够满意规划要求。
