0 导言
心电信号（ electrocardiogram，ECG） 可以客观反映心脏各部分的生理情况，也是用来确诊心脏疾病的首要依据，因为其具有易于检测和有较好直观性等特色，在临床医学中得到较为广泛的研讨与运用［1，2］。自1906 年，第一台心电图仪用于临床以来，各种办法的心电监护仪相继呈现。传统的心电图检测仪器多以单片机、PC 为中心规划，体系粗笨、检测手法单一，不利于体系集成度的进步和小型化完结，或形成体系的运用不便当［3］。因为可穿戴设备和移动医疗的鼓起，心电监护仪正向小型化、便携式、智能化方向开展［4］。
本文规划了一种依据片上体系现场可编程门阵列（ SoC FPGA） 心电信号检测处理体系，经过A/D 混合规划和软硬协同规划的办法，完结了心电信号检测体系。信号收集由模仿前端电路完结，运用SoC FPGA 可重装备和软硬协同规划等优势，经过软件编程对信号进行A/D 转化、VGA 显现、数据存储和算法处理，然后完结信号收集、显现、存储和处理等多功用集于一体的心电检测处理体系。
1 心电信号检测体系规划
心电信号检测监护体系是一个模仿和数字的混合体系，首要分为体表心电信号收集电路和以SoC FPGA 为中心的心电信号数字处理体系。收集电路接入医用导联线经过贴片电极拾取心电信号，心电信号经过收集电路扩大和模仿滤波处理后进入SoC FPGA，先由HPS 端ARM 嵌入式硬核上依据Linux 的运用程序操控进行A/D 转化，转化为数字信号在FPGA 端进行VGA 显现，一起将数字信号传输到HPS 端，可以对数字信号进行算法处理和存储到MicroSD 卡上。SoC FPGA 软硬协同的开发办法对硬件规划和心电信号后续算法处理的软件开发都极为便当。按功用模块区别体系全体架构如图1 所示。
1．1 体表心电信号收集电路
正常心电信号幅值范围在10 μV～ 5 mV，典型值为1 mV，频率范围在0． 05～ 100 Hz，一起心电信号对噪声十分灵敏。因而，心电信号收集电路需求具有高输入阻抗、高共模按捺比、低噪声和低漂移等方面功用。体表心电收集电路由前置扩大电路和后级扩大电路组成。
1．1．1前置扩大电路
前置扩大电路首要是对拾取到的心电信号进行开始扩大和去噪，以利于后级扩大和处理。心电信号中的噪声首要有工频搅扰、肌电搅扰、基线漂移和高频噪声。
1） 前置扩大电路规划
前置扩大电路由前级扩大电路、带通滤波电路和50 Hz工频陷波电路组成，其间，前级扩大电路又包括输入维护电路、右腿驱动电路和外表运放扩大电路组成，如图2 所示。
因为体系要接到体表收集信号，需求考虑信号收集过程中人体维护的问题，体系中在收集电路的输入级前端挑选参加耐压值很高的瞬态电压按捺（ transient voltage suppressors，TVS） 二极管来维护人体和电路。右腿驱动电路是在收集心电信号中用于接参阅电极，可以有用地消除收集到信号中的共模搅扰［5］。外表运算扩大电路完结心电信号的初级扩大，一起还要具有高输入阻抗、高共模按捺比、低噪声和低漂移的特性。归纳考虑，挑选ADI 公司的精细外表运放AD8220 芯片，为了防止呈现饱满失真，前级增益设置为20 倍［6］。
2） 工频搅扰和基线漂移的消除
收集电路拾取的心电信号中有低频的基线漂移和高频搅扰，还有在心电信号频率范围内的50 Hz 工频搅扰，这些噪声对心电信号提取的影响十分大。规划了依据通用有源滤波模块UAF42 的带通滤波器和50 Hz 工频陷波器。带通滤波器电路的通频带为0． 05～ 100 Hz，滤除了基线漂移等低频搅扰和高频噪声，工频陷波器能有用滤除工频噪声。经过UAF42 可以便当地规划出各种类型和频率特性的滤波器，只需求核算出适宜阻值的外接电阻器，经过简略的衔接就能很好地满意规划要求，免去了在有源滤波器的规划傍边对电容器、电阻器的选型和匹配的作业［7］。工频陷波器电路图如图3 所示。
运用两片UAF42 芯片构成4 阶陷波器添加陷波深度，规划工频陷波电路Q 值为50， 50 Hz 陷波深度为－ 110 dB。比较于传统的双T 陷波器，此陷波器中心频率在规划时就可设置好，免去了陷波中心频率的调试。此外，只需求衔接规划时核算好电阻值的电阻器即可，免去了电容器的选型和匹配。
1．1．2后级扩大电路
后级扩大电路由二级扩大电路、光电阻隔电路和低通滤波器电路组成。因为在前置扩大电路中，外表运放的增益值和带通滤波器的增益值都不能设得太高，防止噪声窜入后幅值扩大过大和发生振动而对有用信号搅扰严峻，所以，全体增益起伏为1 000～ 3 500，扩大体系的增益将由多级增益电路完结。二级扩大电路可以将体系的增益到达设定值，由运放接成电压负反应的办法，操控全体电路的增益。光电阻隔电路选用了一种低成本的精细电容线性光耦芯片ISO124，完结前后电路的电气阻隔而防止反应噪声的影响。低通滤波器首要是为了对由光电耦合引进的高频噪声进行消除，防止前级电路的高频噪声进入数字电路板。后级扩大电路完结了模仿电路板和数字电路板的电气阻隔。
1．2 心电信号SoCFPGA数字处理体系规划
1．2．1 SoCFPGA的结构和特色
本文规划运用Altera 公司推出的依据28 nm 工艺的Cyclone V SoC FPGA 作为硬件规划渠道，这种新式的SoCFPGA 将两个分立的不同类型的芯片结合在一起，将依据ARM 的硬核处理器体系（ hard processor system，HPS） 集成在FPGA 架构中［8］。
运用Altera 公司的嵌入式体系规划套装（ embedded designsuite，EDS） SoC 进行软硬件的规划开发。用集成QuartusII 中的新一代SOPC 东西Qsys 进行硬件模块的规划，它能主动生成互联逻辑，衔接知识产权（ IP） 功用和子体系，SoC EDS 还供给了由Qsys 硬件体系信息转化为软件开发所需的东西，使得软硬件规划衔接起来，支撑Linux 运用开发，借助于DS—5 可完结从发动代码、内核移植到Linux 运用程序的软件规划［9］。
1．2．2 心电信号数字处理体系
数字体系包括A/D 转化模块、VGA 显现模块、数据存储模块和算法处理模块。SoC FPGA 中的HPS 和其它的硬件模块可以经过Qsys 进行装备，用Quartus II 进行硬件规划，Qsys 和Quartus II 编译可以发生软件规划所需的信息文件。移植嵌入式Linux 体系，下载sof 文件，用DS—5 进行依据Linux 的体系软件工程开发［10］。
体系的A/D 转化器选用的是ADI 公司的8 通道12 位高精度低功耗A/D 转化芯片AD7928，转化速率为1MSPS。美国心脏学会引荐的采样率为500 Hz，但实践中不同运用有不同的采样率，一般为125 ～ 1 000 Hz，监护时多选用200 Hz或250 Hz，辅佐剖析时多用400 ～ 500 Hz，而心电HOLTER 一般取125～ 200 Hz，本体系选用200 Hz。编写程序操控A/D 转化和数据缓存，发生操控VGA 需求的行同步信号与列同步信号，消隐信号、时钟信号、RGB 信号使屏幕正常作业。嵌入式Linux 文件体系支撑Micro SD 卡数据的写入和读取，将数字信号经过AXI 桥传输到HPS 端，软件工程完结心电信号的算法处理和Micro SD 卡数据存储。体系数字部分结构简图如图4 所示。
2 体系测验
体系规划完结后对前端收集电路和全体体系进行调试和测验。选用三导联办法安放医用贴片式Ag /AgCl 心电电极，经过医用导联线衔接到心电信号收集体系进行测验。
2．1模仿前端收集电路测验
受测者佩带心电电极，用医用导联线接入到模仿前端收集电路，后端接入示波器，待信号安稳后就可以在示波器上观测到心电信号波形，图5 即为模仿前端电路实践测验波形图。
2． 2 体系全体测验
接入全体体系，运转软件工程，体系存储一段时间的心电信号，取出Micro SD 卡，读取存储的数据复原后心电信号波形如图6 所示。
3 心电信号算法处理
心电信号算法处理跟着智能医疗的运用变得越来越广泛。在健康监护和疾病确诊等详细运用环境中，传统的算法处理都是依据硬件完结的，依据硬件的完结办法一般难度比较大并且消耗资源，嵌入式Linux 体系的移植大大便当了心电信号算法处理的软件完结。在软件工程中完结了心电信号的小波去噪和QRS 波检测。
3．1 依据小波剖析的心电信号去噪
选用小波剖析的办法进行心电信号去噪。小波剖析因为能一起在时域和频域中对信号进行剖析，具有多分辩剖析的功用，所以，在不同的分化层上有用地区别信号的骤变部分和噪声。对含有噪声的原始心电信号进行小波分化后，噪声部分首要会集在高频小波系数中，包括有用信号的小波系数幅值较大，但数目少； 而噪声对应的小波系数幅值小，数目较多。依据上述特色，选取无偏似然估量阈值对小波系数进行处理，然后对信号重构即可到达消噪的意图。图7 为心电信号小波去噪前后比照，信噪比可以到达121 dB。
3．2 依据小波剖析的QRS 波检测
依据小波改换的理论，信号的奇特点对应于其小波改换的一个正模极大值和一个负模极大值对，其方位对应于正、负模极大值的过零点，详细算法是寻觅小波改换的模最大值，当核算的信号模大于必定阈值时，就断定为QRS 波群。一起，这个阈值也是跟着核算结果自适应更新，在断定为QRS 波群后，再检测过零点则可断定详细的R 波方位。图8 即为心电信号QRS 波群检测和R 波峰定位。
对心电信号进行小波剖析检测出R 波波峰等特征点之后可以用提取到的特征值进行模式识别和分类，例如： 运用BP 神经网络对心电图ST 段波形进行形状分类［11］。
4 定论
本文规划的依据SoC FPGA 的心电信号检测体系可以很好地收集到心电信号，完结了对心电信号的提取、显现、存储和处理。测验标明： 体系的模仿前端电路可以收集到比较明晰地扩大到适宜倍数的心电信号，体系全体的测验证明了规划的可行性。SoC FPGA 软硬结合的开发办法可以完结心电信号的算法处理，使规划更为灵敏，为心电信号的处理和剖析供给了便当，也为智能医疗的完结供给了可能性。
