FPGA调试规划的辅导准则

　　关于FPGA调试，首要以Intel FPGA为例，在win10 Quartus ii 17.0环境下进行仿真和调试，开发板类型EP4CE15F17。首要包含一下几个部分：

　　- FPGA的调试-虚拟JTAG（Virtual JTAG）

　　- FPGA的调试-在线存储器内容修改东西（In-system Memory Content Editor）

　　- FPGA的调试-内嵌逻辑分析仪（SignalTap）

　　- FPGA的调试-LogicLock

　　- FPGA的调试-调试规划的辅导准则

　　上述内容首要参阅《通讯IC规划》，有爱好的能够自己购买书本进行研读。

　　调试规划的辅导准则

　　关于FPGA的调试而言，无论是Altera仍是Xilinx等产商的器材。均需求遵从以下几个准则：

　　1）提早挑选片上调试计划，并规划存储器和逻辑要求，确认I/O引脚衔接和电路板衔接方法。

　　2）运用SignalTap II/Chipscope这一类嵌入式逻辑分析仪进行调试时，需求保存必定的内部存储资源，以便许多存储收集数据。

　　3）假如运用嵌入式逻辑分析仪、逻辑分析仪接口、在线存储器内容修改、虚拟JTAG宏等功用，就需求在西永和电路板的规划中专门规划对应的JTAG接口资源。

　　4）要运用虚拟JTAG宏功用来完成定制调试的运用，需求在HDL代码中对其例化，作为规划过程中的一部分。许多高档的调试功用都要用到JTAG HUB功用，如多个逻辑观测实体或许虚拟JTAG等，因此在FPGA资源规划时，需求专门保存必定的逻辑资源，用于完成该功用。

　　5）要逐步运用调试东西，削减编译时刻，敞开渐进式编译，这样就不用从头编译规划来更改调试东西。

　　6）保证电路板能支撑调试形式，在此形式下调试信号不影响体系运转。

　　7）保存I/O引脚，以便于经过逻辑分析仪接口或许额定的信号引脚进行调试。这样就不用在今后为了习惯调试信号而更改规划或许电路板。

　　8）依照外部逻辑分析仪或许混合信号示波器的要求来整合调试引脚头或许Mictor接头。