FPGA与CPLD的差异
1.CPLD
CPLD首要是由可编程逻辑宏单元（LMC，Logic Macro Cell）环绕中心的可编程互连矩阵单元组成，其间LMC逻辑结构较杂乱，并具有杂乱的I/O单元互连结构，可由用户依据需求生成特定的电路结构，完结必定的功用。因为CPLD内部选用固定长度的金属线进行各逻辑块的互连，所以规划的逻辑电路具有时刻可猜测性，避免了分段式互连结构时序不彻底猜测的缺陷。到90年代，CPLD开展更为敏捷，不只具有电擦除特性，并且呈现了边际扫描及在线可编程等高档特性。较常用的有Xilinx公司的EPLD和Altera公司的CPLD。
2. FPGA
FPGA一般包括三类可编程资源：可编程逻辑功用块、可编程I/O块和可编程互连。可编程逻辑功用块是完结用户功用的根本单元，它们一般摆放成一个阵列，散布于整个芯片；可编程I/O块完结芯片上逻辑与外部封装脚的接口，常环绕着阵列摆放于芯片四周；可编程内部互连包括各种长度的连线线段和一些可编程衔接开关，它们将各个可编程逻辑块或I/O块衔接起来，构成特定功用的电路。不同厂家出产的FPGA在可编程逻辑块的规划，内部互连线的结构和选用的可编程元件上存在较大的差异。较常用的有Altera、Xinlinx和Actel公司的FPGA。FPGA一般用于逻辑仿真。电路规划工程师规划一个电路首先要承认线路，然后进行软件模仿及优化，以承认所规划电路的功用及功用。但是跟着电路规划的不断增大，作业频率的不断进步，将会给电路引进许多散布参数的影响，而这些影响用软件模仿的办法较难反映出来，所以有必要做硬件仿真。FPGA就能够完结硬件仿真以做成模型机。将软件模仿后的线路经必定处理后下载到FPGA，就可简略地得到一个模型机，从该模型机，规划者就很直观地测验其逻辑功用及功用指标。
3.体系比较：
虽然ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器材，有许多一起特色，但因为ＣＰＬＤ和ＦＰＧＡ结构上的差异，具有各自的特色：
①ＣＰＬＤ更合适完结各种算法和组合逻辑，ＦＰＧＡ更合适于完结时序逻辑。换句话说，ＦＰＧＡ更合适于触发器丰厚的结构，而ＣＰＬＤ更合适于触发器有限而乘积项丰厚的结构。
②ＣＰＬＤ的接连式布线结构决议了它的时序推迟是均匀的和可猜测的，而ＦＰＧＡ的分段式布线结构决议了其推迟的不行猜测性。
③在编程上ＦＰＧＡ比ＣＰＬＤ具有更大的灵敏性。ＣＰＬＤ通过修正具有固定内连电路的逻辑功用来编程，ＦＰＧＡ首要通过改动内部连线的布线来编程;ＦＰＧＡ可在逻辑门下编程，而ＣＰＬＤ是在逻辑块下编程。
④ＦＰＧＡ的集成度比ＣＰＬＤ高，具有更杂乱的布线结构和逻辑完结。
⑤ＣＰＬＤ比ＦＰＧＡ运用起来更便当。ＣＰＬＤ的编程选用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技能，无需外部存储器芯片，运用简略。而ＦＰＧＡ的编程信息需存放在外部存储器上，运用办法杂乱。
⑥ＣＰＬＤ的速度比ＦＰＧＡ快，并且具有较大的时刻可猜测性。这是因为ＦＰＧＡ是门级编程，并且ＣＬＢ之间选用散布式互联，而ＣＰＬＤ是逻辑块级编程，并且其逻辑块之间的互联是集总式的。
⑦在编程方法上，ＣＰＬＤ首要是依据Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存储器编程，编程次数可达1万次，长处是体系断电时编程信息也不丢掉。ＣＰＬＤ又可分为在编程器上编程和在体系编程两类。ＦＰＧＡ大部分是依据ＳＲＡＭ编程，编程信息在体系断电时丢掉，每次上电时，需从器材外部将编程数据从头写入ＳＲＡＭ中。其长处是能够编程恣意次，可在作业中快速编程，然后完结板级和体系级的动态装备。
⑧ＣＰＬＤ保密性好，ＦＰＧＡ保密性差。
⑨一般情况下，ＣＰＬＤ的功耗要比ＦＰＧＡ大，且集成度越高越显着。
随著杂乱可编程逻辑器材（CPLD）密度的进步，数字器材规划人员在进行大型规划时，既灵敏又简略，并且产品能够很快进入市场。许多规划人员现已感遭到CPLD简略运用、时序可猜测和速度高级长处，但是，在曩昔因为遭到CPLD密度的约束，他们只好转向FPGA和ASIC。现在，规划人员能够体会到密度高达数十万门的CPLD所带来的长处。
CPLD结构在一个逻辑途径上选用1至16个乘积项，因而大型杂乱规划的运转速度能够猜测。因而，原有规划的运转能够猜测，也很牢靠，并且修正规划也很简略。CPLD在本质上很灵敏、时序简略、路由功用极好，用户能够改动他们的规划一起坚持引脚输出不变。与FPGA比较，CPLD的I/O更多，尺度更小。
现在，通讯体系运用许多规范，有必要依据客户的需求装备设备以支撑不同的规范。CPLD可让设备做出相应的调整以支撑多种协议，并随著规范和协议的演化而改动功用。这为体系规划人员带来很大的便当，因为在规范没有彻底老练之前他们就能够著手进行硬件规划，然后再修正代码以满意终究规范的要求。CPLD的速度和推迟特性比纯软件计划更好，它的NRE费用低於ASIC，更灵敏，产品也能够更快入市。CPLD可编程计划的长处如下：
●逻辑和存储器资源丰厚（Cypress Delta39K200的RAM超越480 Kb）
●带冗余路由资源的灵敏时序模型
●改动引脚输出很灵敏
●能够装在体系上后从头编程
●I/O数目多
●具有可确保功用的集成存储器操控逻辑
●供给单片CPLD和可编程PHY计划
因为有这些长处，规划建模成本低，可在规划进程的任一阶段添加规划或改动引脚输出，能够很快上市
CPLD的结构
CPLD是属於粗粒结构的可编程逻辑器材。它具有丰厚的逻辑资源（即逻辑门与寄存器的份额高）和高度灵敏的路由资源。CPLD的路由是衔接在一起的，而FPGA的路由是分割开的。FPGA或许更灵敏，但包括许多跳线，因而速度较CPLD慢。
CPLD以群阵列（array of clusters）的方法摆放，由水平缓笔直路由通道衔接起来。这些路由通道把信号送到器材的引脚上或许传进来，并且把CPLD内部的逻辑群衔接起来。CPLD之所以称作粗粒，是因为，与路由数量比较，逻辑群要大得到。CPLD的逻辑群比FPGA的根本单元大得多，因而FPGA是细粒的。
CPLD的功用块
CPLD最根本的单元是宏单元。一个宏单元包括一个寄存器（运用多达16个乘积项作为其输入）及其它有用特性。
因为每个宏单元用了16个乘积项，因而规划人员可布置很多的组合逻辑而不必添加额定的途径。这便是为何CPLD被认为是“逻辑丰厚”型的。
宏单元以逻辑模块的方法摆放（LB），每个逻辑模块由16个宏单元组成。宏单元履行一个AND操作，然后一个OR操作以完结组合逻辑。
每个逻辑群有8个逻辑模块，一切逻辑群都衔接到同一个可编程互联矩阵。
每个群还包括两个单端口逻辑群存储器模块和一个多端口通道存储器模块。前者每模块有8，192b存储器，后者包括4，096b专用通讯存储器且可装备为单端口、多端口或带专用操控逻辑的FIFO。
CPLD有什麽长处？
I/O数量多
CPLD的长处之一是在给定的器材密度上可供给更多的I/O数，有时乃至高达70%。
时序模型简略
CPLD优于其它可编程结构之处在于它具有简略且可猜测的时序模型。这种简略的时序模型首要应归功于CPLD的粗粒度特性。
CPLD可在给定的时刻内供给较宽的持平状况，而与路由无关。这一才能是规划成功的要害，不光可加速初始规划作业，并且可加速规划调试进程。
粗粒CPLD结构的长处
CPLD是粗粒结构，这意味著进出器材的途径通过较少的开关，相应地推迟也小。因而，与等效的FPGA比较，CPLD可作业在更高的频率，具有更好的功用。
CPLD的另一个长处是其软件编译快，因为其易于路由的结构使得布放规划使命愈加简略履行。
细粒FPGA结构的长处
FPGA是细粒结构，这意味著每个单元间存在细粒推迟。假如将少数的逻辑严密摆放在一起，FPGA的速度适当快。但是，随著规划密度的添加，信号不得不通过许多开关，路由推迟也快速添加，然后削弱了全体功用。CPLD的粗粒结构却能很好地习惯这一规划布局的改动。
灵敏的输出引脚
CPLD的粗粒结构和时序特性可猜测，因而规划人员在规划流程的后期仍能够改动输出引脚，而时序仍坚持不变。
新的CPLD封装
CPLD有多种密度和封装类型，包括单芯片自引导计划。自引导计划在单个封装内集成了FLASH存储器和CPLD无须外部引导单元，然后可下降规划杂乱性并节约板空间。在给定的封装尺度内，有更高的器材密度同享引脚输出。这就为规划人员供给了“扩大”规划的便当，而无须更改板上的引脚输出。
FPGA是一种高密度的可编程逻辑器材，自从Xilinx公司1985年推出榜首片FPGA以来，FPGA的集成密度和功用进步很快，其集成密度最高达500万门/片以上，体系功用可达200MHz。因为FPGA器材集成度高，便当易用，开发和上市周期短，在数字规划和电子出产中得到敏捷遍及和使用，并一度在高密度的可编程逻辑器材领域中名列前茅。
CPLD是由 GAL开展起来的 ，其主体结构仍是与或阵列 ，自从 90年代初 Lattice公司高功用的具有在体系可编程ISP（In System Programmable）功用的 CPLD以来 ，CPLD开展敏捷。具有 ISP功用的 CPLD器材因为具有同 FPGA器材相似的集成度和易用性 ，在速度上还有必定的优势 ，使其在可编程逻辑器材技能的竞赛中与 FPGA齐头并进 ，成为两支领导可编程器材技能开展的力气之一。
结构
FPGA器材在结构上 ，由逻辑功用块摆放为阵列 ，并由可编程的内部连线衔接这些功用块来
完结必定的逻辑功用
CPLD是将多个可编程阵列逻辑 （PAL）器材集成到一个芯片 ，具有相似 PAL的结构。一般情况下CPLD器材中至少包括三种结构 ：可编程逻辑功用块 （FB）;可编程 I/ O单元 ;可编程内部连线集成度
FPGA能够到达比 CPLD更高的集成度 ，一起也具有更杂乱的布线结构和逻辑完结合适结构
FPGA更合适于触发器丰厚的结构 ，而 CPLD更合适于触发器有限而积项丰厚的结构编程
CPLD通过修正具有固定内连电路的逻辑功用来编程 ，FPGA首要通过改动内部连线的布线来编程 ;FPGA可在逻辑门下编程 ，而 CPLD是在逻辑块下编程 ，在编程上 FPGA比 CPLD具有更大的灵敏性
功率耗费
CPLD的缺陷比较突出。一般情况下 ，CPLD功耗要比 FPGA大 ，且集成度越高越显着
速度
CPLD优于 FPGA。因为 FPGA是门级编程 ，且 CLB之间是选用散布式互连 ;而 CPLD是逻辑块级编程 ，且其逻辑块互连是集总式的。因而 ，CPLD比 FPGA有较高的速度和较大的时刻可猜测性 ，产品能够给出引腿到引腿的最大推迟时刻
编程方法
现在的 CPLD首要是依据E2 PROM或 FLASH存储器编程 ，编程次数达 1万次。其长处是在体系断电后 ，编程信息不丢掉。CPLD又可分为在编程器上编程和在体系编程 （ISP） CPLD两种。 ISP器材的长处是不需求编程器 ，可先将器材装焊于印制板 ，再通过编程电缆进行编程，编程、调试和保护都很便当
FPGA大部分是依据 SRAM编程 ，其缺陷是编程数据信息在体系断电时丢掉 ，每次上电时 ，需从器材的外部存储器或计算机中将编程数据写入 SRAM中。其长处是可进行恣意次数的编程，并可在作业中快速编程 ，完结板级和体系级的动态装备 ，因而可称为在线重装备 （ICR:In CircuitReconfigurable）的 PLD或可重装备硬件（RHP:Reconfigurable Hardware Product）。
