赛灵思的7系列FPGA和Zynq器材创造性地在片上集成了模数转化器和相关的片上传感器（内置温度传感器和功耗传感器），这是相竞赛灵思前一代产品来新添加的特性，可在体系规划中免除外置的ADC器材，有力地提高了体系的集成度。本文就这一新模块的运用进行简略介绍，期望对我们有所协助，当然如有不当之处还请高手纠正，防止误导我们，欢迎我们弥补。
2．XADC模块介绍
2.1 XADC模块概述
Zynq器材XADC模块包含2个12比特1 MIPS的模数转化器和相关的片上传感器，模数转化器能为体系运用供给通用意图的高精度的模仿接口，下图是XADC模块的框图：
XADC模块支撑不同的操作方式，如外步触发同步采样方式；可承受不同类型的模仿输入信号，如单端或差分信号；最多能承受17路外部的模仿输入信号。XADC模块也包含必定数量的片上传感器用来丈量片上的供电电压和芯片温度，这些丈量转化数据存储在一个叫状况寄存器（status registers）的专用寄存器内，可由FPGA内部叫动态装备端口（Dynamic
ReconfiguraTIon Port (DRP)）的16位的同步读写端口拜访。ADC转化数据也能够由JTAG TAP拜访，这种状况下并不需要去直接例化XADC模块，由于这是一个现已存在于FPGA JTAG结构的专用接口，此刻由于没有在规划中直接例化XADC模块，XADC模块就作业在一种预先界说好的方式叫缺省方式，缺省方式下XADC模块专用于监督芯片上的供电电压和芯片温度。XADC模块的操作方式是由用户经过DRP或JTAG接口写操控寄存器来挑选的，操控寄存器的初始值有或许在规划中例化XADC模块时的块特点（block attributes）指定。
2.2 XADC模块管脚需求
一切的XADC模块专用管脚都坐落bank0, 所以都加有_0的后缀。下图表明了XADC的根本输入输出需求：
这有两种引荐装备：图中左面XADC由Vccaux(1.8V)供电，而且用一个外部的1.25V参阅源。用外部参阅源在精度和热飘移方面能够取得更好的功用，一个磁珠用阻隔模仿地和数字地，这可防止较常用的模仿和数字电路共地而把噪声带入模仿电路的缺陷；图中右边XADC是用片内的参阅源，这时VREFP脚有必要按图中所示衔接到地。
下表列出了XADC相关的引脚和衔接：
注：XADC模块有一专用的支撑差分输入的模仿通道输入引脚(VP/VN)，别的还最多有16个辅佐的模仿通道输入引脚（ADxP or ADxN，x为0到15）,Kintex-7不支撑辅佐通道6，7，13，14，15。Zynq-7000 AP SoC器材由于封装不通或许不会支撑一切的辅佐通道，具体要查询封装文件。
3．根本运用办法
3.1 XADC模块的操作方式
最根本的操作方式叫缺省方式，缺省方式下XADC模块专用于监督芯片上的供电电压和芯片温度，这时XADC模块并不需要用户对其进行装备。
别的一个为同步采样方式，按预订的过程次序采样两个外部的模仿输入信号，并把采样成果存储在状况寄存器内。
单通道方式，在这种方式下，用户有必要经过写操控寄存器40H的CH4到CH0比特来挑选一个要采样的通道。别的操控寄存器40H的BU(analog input mode)和ACQ（settling TIme）两个参数也有必要设置。
独立ADC方式，在这种方式下，ADC A是固定用来完成一个类似于缺省方式的“监控方式”，报警输出功用是有用的，用户有必要设置正确的报警门限；ADC B只能用来丈量外部的模仿输入。
Single Pass方式，在这种方式下，按用户挑选的采样次序序列次序采样一遍后中止ADC。
采样次序序列是由用户写序列通道挑选寄存器48H和49H来设定的。
ConTInuous Sequence接连序列方式，这种方式和Single Pass方式很类似，区别是采样完一遍后体系主动重新开始序列采样，故为接连采样。
方式挑选是由操控寄存器41H的SEQ3到SEQ0比特决议，具体如下图示：
3.2 XADC primiTIve
XADC模块的运用办法，一是直接用FPGA JTAG专用接口拜访，这时XADC模块作业在缺省方式；二是在规划中例化XADC模块，这是能够经过FPGA逻辑或ZYNQ器材的PS到ADC模块的专用接口拜访。例化XADC模块有两种根本方式：一是ISE和PlanAhead环境下LogiCOREIP核的方式调用，二是EDK环境下对LogiCOREIP核的调用。这两种调用办法信任对运用过XILINX产品的朋友来说操作界面与过程都很了解，这儿就不赘述了，首要是想阐明下XADC模块原语，以期对这模块有个根本的了解。下图是XADC模块的输入与输出端口的示意图：
各引脚功用描绘如下：
XADC可装备的特点如下图示（等效于装备相应的寄存器）：
4．PCB关键
模数转化器所能取得的精度和PCB规划联系很大，由于模数转化器是灵敏的部件，它的模仿接口简略遭到噪声的影响，下面就PCB规划时要留意的当地做一简略介绍。
1). 典型运用中VREFP 和 VREFN外接1.25V参阅电压，电压精度为± 0.2%，而且在PCB上要尽或许的接近VREFP 和 VREFN引脚，而且按电源IC要求运用适宜的去耦电容。
2). 假如运用片内的参阅电压，VREFP 和 VREFN引脚要经过一磁珠连到模仿地，以去除高频搅扰。
上面两种状况的电源衔接状况如下图示：
留意阻隔数字电源和模仿电源的磁珠应使噪声对模仿电源供给的动摇小于1 LSB (250 uV)，这在用12比特丈量时能够最小化噪声对精度的影响。作为一个通用准则，模仿地和数字地要分隔，以削减噪声从地平面耦合过来的影响。
3). 尽量在每个引脚放一个100nF的去耦电容，PCB上尽量接近引脚。
4). 外接1.25V参阅电压接VREFP 和 VREFN引脚时，PCB上应该用严密耦合的差分对方式布线，它们应该走线在同一层，运用最小距离，能够用模仿电源和模仿地来阻隔维护它。
5). 外部模仿输入引脚选用差分输入方式能够有用地去除共模噪声，两个差分输入应该按严密耦合的差分对方式布线，运用最小距离，引荐在输入端应该放置抗混叠滤波器，这个抗混叠滤波器应该尽或许地接近FPGA。
5．参阅文献：
以上介绍抛砖引玉挂一漏万地，具体的阐明还需要我们仔细阅览XILINX官方出的原始文档，下面列出这些首要的参阅文献供我们进一步学习研讨：
[1].Xilinx UG480: 7 Series FPGAs and Zynq-7000 AllProgrammable SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter User Guide
[2].Xilinx UG772: LogiCORE IP XADC Wizard User Guide
[3].Xilinx PG019: LogiCORE IP AXI XADC (v1.00.a) Product Guide
[4]. Xilinx UG585:Zynq-7000 All ProgrammableSoC Technical Reference Manual
[5].Xilinx XAPP554: XADC Layout Guidelines
