可编程逻辑器材(PLD)在工业､自动操控､信号处理和日常日子等方面都发挥着愈来愈大的效果｡isp(在体系可编程)器材便是PLD中的一朵奇葩,它以其杰出的体系功用､较强的规划灵敏性､较高的逻辑运用率和优胜的E2CMOS工艺而得到了电路规划者们的喜爱｡本规划便是选用Lattice公司的高密度在体系可编程芯片pLSI/ispLSI1016规划的一个通讯数字信号源｡规划中选用两套地址总线(微机总线与isp总线)分时对两片RAM进行读写操作,并选用不断查询端口的办法进行和谐操控,然后发生出满意规划要求的数字码流｡
1 isp体系介绍
1.1 概述
在体系可编程器件是近几年来鼓起的一种PLD器材｡所谓在体系可编程,是指在用户自己规划的方针体系中或线路板上为重构逻辑器材进行编程或重复编程的才能｡惯例PLD通常是先编程后安装,而选用isp技能的PLD则是先安装后编程,成为产品之后还可重复编程｡在体系可编程器材的呈现使得当今数字电子体系规划的相貌面目一新｡选用isp技能之后硬件规划能够变得象软件那样灵敏而易于修正,硬件的功用能够实时地加以修正或按预订程序改动组态,这不只扩展了器材的用处,缩短了体系调试周期,并且还省却了对器材独自编程的环节和器材编程设备,简化了方针设备的现场晋级和保护作业｡isp是美国Lattice半导体公司出产的可编程逻辑器材的专用商标,该公司出产的PLD在工艺上吸收了E2PROM的浮栅技能,并与CMOS静态RAM相结合,开辟了能长期保持数据的E2CMOS技能｡现在一切的GALpLSI/ispLSI都使用了LatTIce公司的高速UltraMOS E2CMOS技能｡LatTIce公司已将其共同的isp技能使用到它的高密度可编程逻辑器材(HDPLD)中,构成ispLSI系列高密度在体系可编程逻辑器材,使得isp成为新产品研发和开发的抱负东西｡
1.2 isp器材的特色
可编程逻辑器材的在体系编程才能必将更新人们规划､制造和保护电子体系的办法,具有如下特色:
•在体系编程答使用户“在体系之中”编程或修正逻辑规划,而无需将器材从线路板上拆上拆下｡这就加快了体系和线路板的调试进程,便于用户在规划进程中更早地确认线路板的布局｡
•当对传统的PLD器材进行编程时,其测验､制造进程总是免不了人工处置｡选用ispLSI器材之后,能够将芯片直接焊接在印刷电路板上,然后再进行编程或改写｡这就确保了调试制造进程中绝不会损害器材的引脚｡
•ispLSI器材在焊接到印刷电路板上之后,仍可毫不困难地修正其逻辑功用,所以用户可在同一块电路板上完结各种硬件结构｡
•通过软件重构体系,ispLSI器材的现场改写只需从磁盘装入或通过调制解调器送入结构文件,完结起来十分简略,并且还可完结远距离遥控编程｡
•一切ispLSI器材都为用户供给了一个保密位来避免对片内编程方式的不合法仿制｡保密位仅能在芯片改写时被擦除,因而一旦被编程后就无法读出芯片内原有的内部结构｡
此外ispLSI器材也能够用市售的通用逻辑编程器来进行编程｡
1.3 pLSI/ispLSI1000系列的结构及特色
pLSI/ispLSI逻辑块的根本单位是全能逻辑块(GLB),这种全能逻辑块由四个输出逻辑宏单元(OLMC)组成｡每个GLB中有18个输入､一个可编程的与/或/异或阵列和4个输出｡GLB的输入来自于集总布线区(GRP Global RouTIng Pool)和直通输入｡一切GLB的输出都送至集总布线区,因而可使它们与器材中其它GLB的输入相连,如图1所示｡
由8个GLB､16个I/O单元和两个直通输入相互衔接而构成一个大块(Megablock)｡这8个GLB的输出通过输出布线区(ORP The Output RouTIng Pool)被连至16个通用I/O单元｡每一个大块同享一个输出使能操控信号｡
pLSI/ispLSI器材由于逻辑输入端多,逻辑块区分较细腻而优胜于一般的可编程逻辑器材｡它之所以规划灵敏,逻辑运用率高,是由于它具有灵敏的布线资源和可供挑选的宏单元时钟,还有输入寄存器和丰厚的使能信号｡pLSI/ispLSI器材编程速度快,出厂前100%通过测验,因而在体系编程才能､质量､可靠性和出产率方面都领先于一般的PLD｡关于pLSI/ispLSI1016而言,它包含96个寄存器､4个直通输入､3个直通输入时钟和一个集总布线区｡isp1016具有5V在体系编程和在体系监测才能｡isp1016共包含2个大块,内含16个GLB｡该器材一起具有32个I/O单元和4个直通输入,它们都直连续至I/O引脚｡每一个I/O单元都能够独自编程为组合输入､寄存器输入､锁存器输入､输出或是具有三态操控的双向I/O引脚｡
2 体系规划原理及框图
2.1 规划原理
本规划的使命是规划一个数字信号源｡要求码长可变;数据格局是能够契合任何一种主张的数据格局;码速率可调且在1~10Mbps之间｡为此,在规划之初选用了以下计划,框图如图2所示,其间八分频电路,可置数的地址计数器电路及并/串转化电路由isp器材编程完结｡为了完结码速在1~10Mbps之间可调,特选用DDS器材发生出1~10MHz的正弦波信号,通过整形及滤波电路而构成方波,即主控时钟CLK信号｡主控时钟通过8分频电路而构成CLK0信号,它成为可置数的地址计数器的计数脉冲｡一起CLK0信号通过反相成为并/串转化电路的置入(采样)脉冲信号fsa,而CLK 信号通过反相成为并/串转化电路的时钟信号fcp,这样CLK信号的速率就决议了所发生的数据码流的速率｡在EPROM存储器中存放着契合必定数据格局的数据｡这样由可置数的地址计数器循环地长度可变地读出EPROM中的数据(以byte为单位),通过并/串转化电路便发生了码长可变､码速可变的数字码流｡
可是,考虑到EPROM编程及擦写的进程比较繁琐,数据不易改写,灵敏性及通用性较差,因而,通过比较决议选用第二种计划｡其框图如图3所示｡
在第二种计划中,isp器材仍由编程完结八分频电路､地址译码器电路及并/串转化电路的功用｡图3中,端口电路的效果首要是通过不断查询B15的状况,然后操控两片RAM的读写进程｡操控电路首要包含地址线挑选操控,存储器片选操控,读写及输出使能端操控以及总线驱动操控等｡规划中选用两片RAM进行分时读写操作,这样做的意图是使数据信号的规划具有更大的灵敏性｡当微机对RAM1进行写操作的一起,由isp器材中的地址计数译码对RAM2进行读操作,读出的数据经isp内并/串转化部分而输出数据信号OUT;同样地,当微机对RAM2进行写操作的一起,由isp器材中的地址计数译码对RAM1进行读操作,读出的数据经isp内并/串转化部分而输出数字信号流OUT｡如此往复循环,然后便利灵敏地发生出契合规划要求的数字码流｡
由于规划中选用两套地址总线进行分时读写操作,而分时读写操作的切换首要是运用ispLSI1016中地址计数译码电路的最高位—B15｡在整个作业期间,两片RAM都应处于被选中的状况,即片选信号均应为低电平｡当微机对一片RAM进行写操作时,要确保ispLSI1016对另一片RAM进行读操作,每一片RAM都有2个双向数据收发器74LS245与之相衔接｡其间一个固定为输入→输出,对应为ispLSI1016从RAM中读出数据;别的一个固定为输出→输入,对应为微机向RAM写数据｡
由于写操作是通过编程由微机操控的,速度较快,而读操作是由ispLSI1016操控的,速度较慢,这就很有或许呈现读写操作的紊乱｡为了避免这种状况的发生,在规划中添加了端口电路部分｡咱们能够在体系程序中添加一段不断查询端口的句子,而标志位就为B15(由于对一片RAM而言,B15信号电平的改动就意味着读写状况的改动)｡当查询到标志位发生改动时,当即进行下一轮读写;当查询到标志位不变时,持续查询,直至其发生改动停止,然后进行下一轮读写｡
关于ispLSI1016的时钟输入,能够运用DDS?直接数字频率组成 结构一个可变频率的正弦波发生电路,然后再进行波形改换而构成一个方波脉冲信号｡可是为了简略起见,也可运用一个4MHz的晶体和根本门电路搭成一个具有必定频率稳定度的方波发生电路｡
前面现已提到过ispLSI1016由编程完结八分频电路､地址计数译码电路､并/串转化电路的功用｡其间八分频电路能够看作是一个3位的计数器,它的进位信号便是外部输入时钟的八分频信号;地址计数译码电路也能够看作是一个16位的地址计数器,它的低15位便是作为输出的地址信号,它的最高位B15是做为操控信号来运用的;并/串转化电路能够看作是一个八位的移位寄存器,它的移出信号便是所要发生的数据码流信号｡
2.2 体系程序规划
体系程序首要完结以下功用:由微机将契合必定主张数据格局的数据写入RAM中,查询端口的状况并完结相应的操作,结束体系的作业等｡体系程序流程图如图4所示｡
3 isp编程规划
3.1 在体系编程原理
ispLSI器材的编程是由片内状况机操控的,状况的输入即为进入片内的五个编程接口信号｡图5给出了在体系编程电路的典型结构｡
图中编程信号来自专门的在体系编程操控电路｡编程进程即为把JEDEC方式的熔丝图传送到器材中的进程｡ispLSI器材有两种方式:正常作业方式与编程方式｡器材的作业方式是由在体系编程使能信号ispEN操控的｡ispLSI器材一旦进入编程方式,器材的编程操作就彻底受片内isp状况机操控｡在五个编程操控信号中,ispEN信号用来使能或撤销其他四个编程操控信号｡它们是:数据串入信号SDI､方式操控信号MODE､数据串出信号SDO和串行时钟信号SCLK｡在SCLK的效果下,来自JEDEC文件的编程信息通过SDI端口串行地移入器材,一起通过SDO端口移出｡SCLK一起也驱动片内状况机作业｡当器材处于正常作业方式时,4个编程操控信号端口能够用作一般的直通输入端｡对ispLSI器材编程有多种办法｡其间最简略的是直接把isp编程引脚当作专用的编程端口｡用如图5那样的并行编程结构来进行编程｡
3.2 规划软件简介
如前所述,isp由编程完结八分频电路､地址计数器电路以及并/串转化电路的功用｡在这里对isp编程选用原理图规划法,即先规划出满意上述功用的原理图,然后生成JEDEC方式的熔丝图,再写入isp器材中｡
咱们运用的制造原理图的软件为OrCAD System公司的OrCAD/SDT IV｡需求留意的是,由于要运用OrCAD Systems公司的WDOWNLD软件包进行对ispLSI1016的编程写入,所以在绘图时要选用库LSC.LIB(Lattice Semiconductor Corporation Library)中的元件｡也便是说,要运用LSC库中根本逻辑门和D触发器来制造出具有上述三种功用的isp编程原理图｡
在原理图制造结束之后,就能够用OrCAD/SDT IV中的网络表制造功用生成网络表.EDN文件,此刻还可运用OrCAD/VST进行数字电路的逻辑模拟｡在电路衔接网表文件生成今后,就能够运用pDS+ OrCAD Software软件包生成JEDEC方式的熔丝图文件了｡有关pDS+ OrCAD Software的材料请参阅文献[4]｡当具有规范JEDEC格局的熔丝图文件生成今后,就能够运用WDOWNLD软件包(即DOWNLOAD for Windows)对isp器材进行编程写入了｡下载电缆线是专用的ispDOWNLOAD CABLE,它的一端是25针的并行接口,另一端是一个8脚的插座｡对WDOWNLOAD软件感兴趣的读者请参阅相关的材料｡
通过上述过程,pLSI/ispLSI1016就成为一个具有必定功用的逻辑器材了,咱们也就能够在体系电路板上运用它了｡
总归,美国Lattice 公司将“在体系可编程(isp)”技能使用到高密度可编程器材中,构成既有可编程逻辑器材(PLD)的功用与特色,又有现场可编程逻辑阵列(FPGA)高密度和灵敏性的在体系可编程逻辑器材｡本规划便是对这种器材进行了必定的开发及使用,规划出一种通用数字信号源｡有关isp器材的开发及使用还值得咱们作进一步的探究。
责任编辑：gt
