偏置电压是经过运用外部梯形电阻网络（电路见下图）而发生。由于梯形电阻网络连接在VDD和Vss之间，所以会有电流经过梯形电阻网络，电流巨细与电阻成反比。也便是说，电阻越大，经过梯形电阻网络的电流就越小。假如运用10kΩ电阻，且VDD=5V，则梯形电阻网络将不断耗费166μA的电流。这关于一些运用电池供电的运用来说是很大的电流。
怎么最大程度增大电阻，而又不会对显现质量发生负面影响？一些根本的电路剖析能够协助确认梯形网络中电阻增大的程度。
LCD模块实际上便是一个模仿多路开关，它替换地将LCD电压连接到各个段和公共引脚（段电极和公共电极穿插于每一个LCD像素点）。LCD像素可用电容进行模仿。梯形电阻网络中的每个分接点能够用戴维南（Thevenin）等效电路进行模仿。关于VLCD3和VLCD0，戴维南电阻为0；如它不为0的两种状况，即关于VLCD2和VLCD1。
电路能够简化为如下图所示的电路。
RSW是段多路开关的电阻；RCOM是公共多路开关的电阻。
关于戴维南电阻不为0的状况，戴维南电压等于2/3 VDD或1/3 VDD。戴维南电阻等于梯形电阻网络上部和下部的串联电阻，其预算电阻的等效电路见右图所示。
例如．能够用RC电路来模仿单个像素的驱动器，在该电路中电压在0V～VLCD2之间切换。关于LCD和PIC单片机，能够预算段和公共开关电路的电阻别离大约为4.7kΩ和0.4kΩ。能够看到，经过像素的电压从0变为VTH的时刻将取决于像素的电容和总电阻，而梯形电阻网络戴维南电阻构成了总电阻最主要的部分。
经过像素（等效电路见下图所示）的电压的阶跃呼应遵从以下公式：
经过处理公式．能够看到，像素电压到达偏置电压98%所需的时刻等于4个时刻常数（其阶跃呼应见左图）。
现在，需求预算电容。电容巨细正比于像素的面积。咱们能够丈量像素的面积，并依据以下公式预算电容。很显然，较大的显现器（如数字墙钟）将具有较大的像素和较高的电容。
期望时刻常数远小于LCD驱动波形的周期，以便最大程度地削减在VPIXEL上升到VTH的时刻段内呈现一个以上的LCD驱动波形的可能性。假如期望RC等于100μs，那么总电阻能够依据以下公式核算：
RTOTAL=l00μs/45pF=2.22MΩ
RTH=2.22MΩ-5.1kΩ≈2.2MΩ
LCD模块内的开关电路电阻相关于该电阻来说很小，所以梯形电阻网络在VLCD2和VLCD1时的戴维南电阻能够视为便是RTOTAL。然后，能够核算R的值，然后得到正确的戴维南电阻。
R=3RTH/2=3.3MΩ
现在．能够核算经过梯形电阻网络的电流（假定运用3.3MΩ的电阻）。
RLADDER=9.9MΩ，ILADDER=5V/9.9M=0.5μA
运用该进程预算梯形电阻网络的最大电阻值，将能够明显下降LCD运用的功耗。不要忘掉调查显现屏在其作业条件下（如温度、电压，乃至是湿度）的显现状况．以保证对比度和显现质量杰出。
