现代雷达特别是机载雷达数字信号处理机的特色是输入数据多，作业方式杂乱，信息处理量大。因而，在一个实时信号处理体系中，雷达信号处理体系要一起进行高速数据分配、处理和许多的数据交换[1]。而传统的雷达信号处理体系的规划思维是依据使命，规划者针对运用布景确认算法流程，确认相应的体系结构，再将结构区分为模块进行电路规划。这种办法存在必定的局限性。首要，硬件渠道的确认会使算法的晋级遭到限制，由此带来运算量加大、数据存储量添加乃至操控流程改变等问题[1]。此外，雷达信号处理体系的使命往往不是单一的，现在许多原因由模仿电路完结的功用转由数字器材来处理。体系在不同作业阶段的处理使命不同,需求统筹多种功用。这些问题都对通用性提出了进一步要求[2]。跟着大规模集成电路技能、高速串行处理及各种先进算法的飞速开展，运用高速DSP和FPGA相结合的体系结构是处理上述问题的有效途径。
1 雷达信号处理机计划规划
1.1 雷达信号处理的意图
现代机载雷达信号处理的使命深重，首要功用是在空空方法下将AD数据选取后进行数字脉压处理、数据格式转化和重排、加权下降频谱副瓣电平，然后进行匹配滤波或相参堆集(FFT或DFT)、依据重复频率的方法进行一维或二维CFAR处理、盯梢时测角等运算后提取出点迹方针送给数据处理机。空位方法下还要进行地图(如RBM和SAR)等相关图画成像处理，最终坐标转化成显现数据送给显控处理机。
上述使命需求依据百万门级可编程逻辑器材FPGA与高性能DSP芯片作为信号处理模块，以充沛满意体系的实时性要求，一起为了缩短机载雷达体系的研发周期和削减开发经费，规划的根本指导思维是通用化的信号处理模块，能够依据不同要求，通过软件自在修正参数，便利用户运用。
1.2 体系模块化规划计划
如图1所示的功用模块，除了信号处理所必需的脉冲紧缩模块、为MTD模块作预备的数据重排模块、FIR滤波器组模块、求模模块、恒虚警处理模块和显现数据存储模块外，还包含雷达同步信号和内部处理同步发生模块、自检数据发生模块以及不同测验点测验数据采样存储模块。这些模块愈加丰厚了体系的功用，使得雷达体系的研发者能够更便利地测验和调查信号处理各功用模块的作业情况。
首要功用模块的详细功用描绘如下[3，4]：
(1)正交采样是信号处理的第一步，担负着为后续处理供给高质量数据的使命，中频接纳机输出的信号先通过A/D转化器进行采样，然后进行正交解调，以取得中频信号的基带信号(也称为中频信号的复包络)的I、Q两路正交信号，采样的速率和精度是需求考虑的首要问题，采样体系引起的失真应当被限制在后续信号处理使命所要求的差错范围内。
(2)脉冲紧缩模块是在发射峰值功率受限的情况下，运用匹配滤波器将接纳到的宽脉冲信号变成窄脉冲且坚持能量不变，以取得更高的间隔分辨力和较远的勘探间隔，使得雷达效果间隔和间隔分辨力之间的对立得到较好的处理。
(3)MTD模块通过各种滤波器，滤出杂波而取出运动方针的回波，然后大大改进了杂波布景下检测运动方针的才能，而且提高了雷达的抗搅扰才能。
(4)选用恒虚警模块能够跟着观测方针的布景杂波巨细而自适应调整地门限替代固定门限，以避免杂波搅扰增大时虚警概率过高，然后确保当杂波功率或其他参数发生改变时，输出端的虚警概率坚持安稳。
2 体系硬件完结
依据以上完结计划，雷达信号处理器的硬件结构如图2所示，首要硬件资源为：一片Xilinx公司Virtex-4系列的XC4VSX55 芯片，该系列器材整合了高达200 000 个逻辑单元，体系时钟高达500 MHz，并具有高密度和低功耗的特色；一片TI公司的TMS320C6416芯片，体系时钟达600 MHz～1 GHz，运算速度能够到达4 800 MIPS，用户可依据对处理速度的需求，挑选不同的作业主频；12片ADI公司的数模转化器AD9765。
该信号处理流程可分为3个阶段：(1)预处理，由雷达接纳机接纳到的信号通过放大器，滤波后通过A/D进行采样，包含数据格式转化及数字脉冲紧缩；其次是信号处理阶段，信号处理体系依据作业方法，完结相参堆集、MTD检测及CFAR，或许完结图画处理，例照实波束地图(RBM)和SAR，首要通过写入主处理FPGA算法完结；(2)处理首要完结成果的汇总、噪声计算以及比如抗搅扰之类的处理，这一进程首要由扮演协处理器的DSP芯片组处理，并进行转存成果并显现。通讯接口选用RS-232串行接口衔接器的9针DB9，实际运用时只运用了其间的RXD、TXD、信号地三条线；(3)因为RS-232电气规则与常用的TTL或CMOS电平不兼容，故在与相关电路衔接时，要运用专门的电平转化芯片[6]。
3 体系软件规划
雷达信号处理机的软件规划包含两方面：FPGA内部功用模块规划和DSP操控程序规划。
3.1 FPGA内部功用模块规划
FPGA内部功用模块规划是整个体系的中心，首要功用是雷达回波数字信号的处理以及DSP接口和其他对外接口逻辑规划。雷达回波信号处理是本体系的中心，包含数字正交解调、脉冲紧缩处理、MTD、恒虚警处理等算法的硬件完结。
别的，FPGA还需求完结与计算机、DSP以及数模转化器的通讯功用。与通用计算机选用RS-232串行通讯接口，与DSP通过EMIF衔接完结FPGA与DSP之间数据交换与存储。因而，FPGA在逻辑设计时首要包含RS232接口逻辑、与DSP接口逻辑、信号处理算法逻辑以及输出逻辑4个部分。
3.2 DSP操控程序规划
DSP在整个体系中起着操控、调整的效果，DSP与FPGA之间通过EMIF衔接完结相互间的数据交换。体系的DSP软件规划包含接纳程序和串口程序两部分。接纳程序完结从FPGA读取方针处理成果使命，数据接纳后存储在内部RAM中。串口程序完结处理后信号到下位数据处理体系的发送使命。程序从判别串口的FIFO为空引起中止开端，读取DSP内部RAM缓冲区中数据，并依照通信协议由串口发送方针成果信息。
4 首要特色
规划的信号处理体系最杰出的特色是高度并行、数据吞吐量大及实时性高。以大规模FPGA及高性能DSP一起结构的信号处理体系具有以下长处：
(1)软硬功用的从头区分及软硬协同。关于一个算法，用硬件完结的特色是速度快实时性强，但硬件规划较为杂乱、灵敏性差、精度较受限制。此体系能够在速度与精度要求上到达相对平衡。
(2)对外具有丰厚的接口，既能够当作一块独立的板卡运用，也能够在CPCI机箱上作为规范板卡运用；一起，其具有丰厚的底层软件库，能够供给杰出的二次开发空间。
(3)规划的通用化的信号处理模块，能够依据不同的要求，通过软件自在修正参数，便利用户运用。
(4)高速串行互联技能的老练，处理了多年来一向困扰体系开展的带宽缺乏问题，用串行通道替代并行总线已成为趋势，而且其优势是清楚明了的。
5 运用举例
挑选机载雷达的模仿回波信号在L结构(LPRF和MPRF方式简称L结构)下进行处理，通过计算机仿真剖析体系的可操作性以及牢靠性。在L结构下，各个参数如表1所示。能够看出仅仅脉冲重复周期和信号方式的不同，因而只需求依据不同的信号挑选不同的脉冲紧缩系数即可。
(1)混频：因为中频60 MHz，采样48 MHz，故混频NCO频率为12 MHz，如图3所示。
(2)DDC：因为滤波器的影响，通过抽取后的数据率应大于等于信号带宽的1.25倍，即抽取后的数据率应大于2.5 MHz，选取抽取率为8，则抽取滤波器的阶数为160阶,抽取后数据速率为6 MHz。下变频后信号I（XS05输出)、Q(XS06输出)由DA送出可供调查，如图4所示。
(3)脉冲紧缩：LPRF有3种信号方式：7位巴克码，13位巴克码，线性调频。因而需求不同的匹配滤波器系数，此处信号处理依据不同的信号方式主动切换。图5是线性调频信号脉压后的仿真波形。
(4)动方针检测及恒虚警：MTD选用8点的FFT完结，恒虚警选用两头间隔单元均匀算法，维护单元为2，均匀单元为8。如图6所示为通过FFT后8个通道取模仿真波形以及恒虚警门限仿真波形，此图中恒虚警系数为1。
雷达信号处理是雷达体系的一个极其重要的组成部分，现代雷达技能的开展越来越倚重于信号处理。本文依据FPGA的可编程体系，然后具有规划灵敏、集成度高、功耗低、开发周期短以及开发成本低的长处，完结了一个通用的雷达信号处理机渠道。试验标明，这种信号处理机实时处理才能强，结构可重构性强，对雷达信号处理算法的适应才能较强，而且作业安稳牢靠。
