文章转自ADI官网，版权归属原作者一切
问题:
高速ADC为什么有如此多电源域？
答案:
在采样速率和可用带宽方面，当今的射频模数转换器(RF ADC)已有长足的开展。其间还归入了很多数字处理功用，电源方面的复杂性也有进步。那么，当今的RF ADC为什么有如此多不同的电源轨和电源域？
为了解电源域和电源的增加状况，咱们需求追溯ADC的前史头绪。早在ADC不过尔尔的时分，采样速度很慢，大约在数十MHz内，而数字内容很少，简直不存在。电路的数字部分首要触及如何将数据传输到数字接纳逻辑——专用集成电路(ASI C)或现场可编程门阵列(F PG A)。用于制作这些电路的工艺节点几许尺度较大，约在180 nm或更大。运用单电压轨(1.8 V )和两个不同的域（AVDD和DVDD，别离用于模仿域和数字域），便可取得足够好的功用。
跟着硅处理技能的改进，晶体管的几许尺度不断减小，意味着每mm2面积上能够包容更多的晶体管（即特征）。可是，人们依然期望ADC完结与其前一代器材相同（或更好）的功用。现在，ADC的规划采取了多层面办法，其间：
-
采样速度和模仿带宽有必要得到改进
-
功用有必要与前一代相同或更好
-
归入更多片内数字处理功用来辅佐数字接纳逻辑
下面将进一步评论上述各方面特性以及它们对芯片规划构成怎样的应战。
需求高速度
在CMOS技能中，进步速度（带宽）的最遍及办法是让晶体管几许尺度变小。运用更精密的CMOS晶体管可下降寄生效应，然后有助于进步晶体管的速度。晶体管速度越快，则带宽越宽。数字电路的功耗与开关速度有直接联系，与电源电压则是平方联系，如下式所示：
其间：
P为功耗
CLD 为负载电容
V 为电源电压
fSW 为开关频率
几许尺度越小，电路规划人员能完结的电路速度就越快，而每MHz每个晶体管的功耗与上一代相同。以 AD9680 和 AD9695为例，二者别离选用65 nm和28 nm CMOS技能规划而成。在1.25 GSPS和1.3GSPS时，AD9680和AD9695的功耗别离为3.7 W和1.6 W。这表明，架构大致相一起，选用28 nm工艺制作的电路功耗比选用65 nm工艺制作的相同电路的功耗要低一半。因而，在耗费相同功率的状况下，28 nm工艺电路的运转速度能够是65 nm工艺电路的一倍。AD9208很好地阐明晰这一点。
裕量最重要
对更宽采样带宽的需求促进业界选用更精密的几许尺度，不过对数据转换器功用（如噪声和线性度）的期望依然存在。这对模仿规划提出了共同的应战。转向更小几许尺度的一个不期望呈现的结果是电源电压下降，这使得开发模仿电路以作业在高采样速率并坚持相同的噪声/线性度功用所需的裕量大大下降。为了战胜这一束缚，电路规划有不同的电压轨以供给所需的噪声和线性度功用。例如在A D9208中，0.975 V电源为需求快速切换的电路供电。这包含比较器和其他相关电路，以及数字和驱动器输出。1.9 V电源为基准电压和其他偏置电路供电。2.5 V电源为输入缓冲器供电，而要在高模仿频率下作业，裕量有必要很高。没有必要为缓冲器供给2.5 V电源，它也能够作业在1.9 V。电压轨的下降会导致线性度功用下降。数字电路不需求裕量，由于最重要的参数是速度。所以，数字电路通常以最低电源电压运转，以获取CMOS开关速度和功耗的优势。这在新一代ADC中很显着，最低电压轨已下降至0.975 V。下面的表1列出了若干代的一些常见ADC。
| 产品 | 采样速率(MSPS) | 工艺节点 (nm) | 电压轨(V) | 域 |
| AD9467 | 250 | 180 | 1.8, 3.3 | AVDD1, AVDD2, AVDD3, DRVDD |
| AD9625 | 2500 | 65 | 1.3, 2.5 | AVDD1, AVDD2, DRVDD1, DRVDD2, DVDD1, DVDD2, DVDDIO, SPI_VDDIO |
| AD9208 | 3000 | 28 | 0.975, 1.9, 2.5 | AVDD1, AVDD2, AVDD3, AVDD1_SR, DVDD, DRVDD1, DRVDD2, SPIVDD |
阻隔是要害
跟着业界转向深亚微米技能和高速开关电路，功用集成度也在进步。以 AD9467 和A D9208为例，AD9467选用180 nm BiCMOS工艺，而AD9208选用28 nm CMOS工艺。当然，AD9467的噪声密度约为-157 dBF S/Hz，而AD9208的噪声密度约为-152 dBF S/Hz。可是，假如拿数据手册做一个简略的核算，取总功耗（每通道）并将其除以分辨率和采样速率，就能够看到A D9467的功耗约为330μW/位/MSPS，而AD9208仅为40μW/位/MSPS。与AD9467比较，AD9208具有更高的采样速率（3 GSPS对250 MSPS）和高得多的输入带宽（9 GHz对0.9 GHz），而且集成了更多数字特性。A D9208能够完结一切这些作业，每位每MSPS的功耗只要大约1/8。每位每MSPS的功耗不是工业规范方针，其在本例中的作用是杰出ADC规划中运用更小尺度工艺的优点。当超快电路在十分近的间隔内运转时，各个模块之间总会存在耦合或震颤的危险。为了改进阻隔，规划者有必要考虑各种耦合机制。最显着的机制是经过同享电源域。假如电源域尽可能远离电路，那么同享同一电压轨（AD9208为0.975 V）的数字电路和模仿电路发作震颤的可能性将十分小。在硅片中，电源已被分隔，接地也是如此。封装规划持续遵循了这种阻隔电源域处理。由此所得的同一封装内不同电源域和地的区分，如表2所示，其以AD9208为例。
| 电压域 | 电压轨 (V) | 阐明 |
| AVDD1 | 0.975 | 模仿电源 |
| AVDD1_SR | 0.975 | SYSREF的模仿电源 |
| AVDD2 | 1.9 | 模仿电源 |
| AVDD3 | 2.5 | 模仿电源 |
| DVDD | 0.975 | 数字电源 |
| DRVDD1 | 0.975 | 数字驱动器电源 |
| DRVDD2 | 1.9 | 数字驱动器电源 |
| SPIVDD | 1.9 | SPI的模仿电源 |
| AGND | — | AVDD1、AVDD1_SR、AVDD2和AVDD3的模仿接地回路 |
| AGND1 | — | 时钟域的接地基准 |
| AGND2 | — | SYSREF±接地基准 |
| AGND3 | — | 阻隔地；芯片上模仿域和数字域之间的阻隔栅 |
| DGND | — | DVDD和SPIVDD的数字接地回路 |
| DRGND | — | DRVDD1和DRVDD2的数字驱动器接地回路 |
显现AD9208各不同域的引脚摆放图如图1所示。
这可能会让体系规划人员不知所措。乍一看，数据手册给人的印象是这些域需求分隔处理以优化体系功用。
看不到止境？
状况并不像看起来那么可怕。数据手册的意图只是是引发人们对各种灵敏域的重视，让体系规划人员能够重视PDN（电源运送网络）规划，对其进行恰当的区分。同享相同供电轨的大多数电源域和接地域能够兼并，因而PDN能够简化。这导致BOM（物料清单）和布局得以简化。依据规划束缚，图2和图3显现了AD9208的两种PDN规划办法。
经过充沛滤波和布局别离，各个域能够合理安置，使得ADC功用最大化，一起下降BOM和PDN复杂性。各接地域选用开尔文衔接办法也会改进阻隔。从网表视点来看，依然只要一个GND网。电路板能够区分为不同接地域以供给充沛的阻隔。在AD9208的评价板AD9208-3000EBZ中，不同接地分区在第9层上构成开尔文衔接。图4所示为10层PCB（印刷电路板）AD9208-3000EBZ的横截面，其显现了不同GND衔接。
所以，这不是世界末日？
肯定不是。只是由于AD9208数据手册显现了一切这些域，并不意味着它们在体系板上有必要悉数别离。了解体系功用方针和ADC方针功用对优化ADC的PDN起着重要作用。在电路板上运用智能分区以削减不必要的接地回路，是将各个域之间的串扰降到最低的要害。恰当地同享电源域，一起满意阻隔要求，将能简化PDN和BOM。
