三极管基极下拉电阻效果
1）避免三极管受噪声信号的影响而发生误动作，使晶体管截止更牢靠！三极管的基极不能呈现悬空，当输入信号不确定时（如输入信号为高阻态时），加下拉电阻，就能使有用接地。
特别是GPIO衔接此基极的时分，一般在GPIO地点IC刚刚上电初始化的时分，此GPIO的内部也处于一种上电状况，很不安稳，简单发生噪声，引起误动作！加此电阻，可消除此影
响（假如呈现一尖脉冲电平，因为时刻比较短，所以这个电压很简单被电阻拉低；假如高电平的时刻比较长，那就不能拉低了，也便是正常高电平时没有影响）！
可是电阻不能过小，影响走漏电流！（过小则会有较大的电流由电阻流入地）
2）当三极管开关效果时，ON和OFF时刻越短越好，为了避免在OFF时，因晶体管中的残留电荷引起的时刻滞后，在B，E之间加一个R起到放电效果。高频，深饱满时特别要留意。（非有必要）
3 ）三极管基级加电阻首要是为了设置一个偏置电压，这样就不会呈现信号的失真（这在输入信号有沟通时极其重要：如当温度上升时，Ic将增大，导致Ie也会增大，那么在Re上的压降
也增大，而Vbe=Vb-IeRe，而Vb此刻根本上被下拉电阻坚持住，所以使Vbe减小。当然这个减小对0.7v来说是很小的，是从微观上去剖析的。Vbe的减小，使Ib减小，成果操控了Ic
的添加，从而使Ic根本稳定。这也是反应操控的原理）。
并且一起仍是为了避免输入电流过大，加个电阻能够分一部分电流，这样就不会让大电流直接流入三极管而损坏其．至于为了放电，一般是在MOS管中才用，三极管这个问题不大．
4）假如三极管不接下拉电阻，就不能设定偏置电压，这样会发生输入信号的交越失真，并且输 入电流过大的时分会导致大电流直接流入三极管而损坏其．三极管咱们剖析的时分有时分
总是以为它的内部是有二极管的效应的，但这样是过错的知道，应该更正．而MOS管相同需求一个偏制电压，而下拉电阻能够起到这样的效果，咱们一般称之为GATE偏制．因为
MOS管内部的三个级是互相绝缘的，所以天然会有电容效应在，当信号消失的时分内部的等效电容能够经过下拉电阻进行放电．并且也是有必要的，否则会逻辑犯错．
接下拉电阻时还要留意：
1、下拉电阻阻值不能太大，否则会导致流入基级的电流太小
2、假如是高速开关信号，尽量在下拉电阻上并连一个电容以进步高速功能
三极管基极上拉电阻和下拉电阻怎样核算
输出端的接电源或接地的电阻叫上拉、下拉电阻，而基极电阻不叫这个称号，应该叫基极偏置电路分压电阻。
依据基极所需的偏置电压以及电源电压巨细，用电阻分压公式核算Ub=Vcc*R2/（R1+R2），电阻值的巨细应该在kΩ~十kΩ数量级，确保电阻上的电流比基极电流大一个数量级。
例如基极偏压需求2V，电源电压6V，取下偏置电阻10kΩ，能够算出上偏置电阻为20kΩ。
