MOSFET的击穿有哪几种？
Source、Drain、Gate
场效应管的三极：源级S 漏级D 栅级G
（这儿不讲栅极GOX击穿了啊，只针对漏极电压击穿）
先讲测验条件，都是源栅衬底都是接地，然后扫描漏极电压，直至Drain端电流到达1uA。所以从器材结构上看，它的漏电通道有三条：Drain到source、Drain到Bulk、Drain到Gate。
1） Drain-》Source穿通击穿：
这个首要是Drain加反偏电压后，使得Drain/Bulk的PN结耗尽区延展，当耗尽区碰到Source的时分，那源漏之间就不需求敞开就形成了 通路，所以叫做穿通（punch through）。那怎么避免穿通呢？这就要回到二极管反偏特性了，耗尽区宽度除了与电压有关，还与两头的掺杂浓度有关，浓度越高能够按捺耗尽区宽度延 展，所以flow里边有个防穿通注入（APT： AnTI Punch Through），记住它要打和well同type的specis。当然实践遇到WAT的BV跑了并且确定是从Source端走了，或许还要看是否 PolyCD或许Spacer宽度，或许LDD_IMP问题了，那怎么扫除呢？这就要看你是否NMOS和PMOS都跑了？POLY CD能够经过Poly相关的WAT来验证。对吧？
关于穿通击穿，有以下一些特征：
（1）穿通击穿的击穿点软，击穿过程中，电流有逐渐增大的特征，这是由于耗尽层扩展较宽，发作电流较大。另一方面，耗尽层展广大容易发作DIBL效应，使源衬底结正偏呈现电流逐渐增大的特征。
（2）穿通击穿的软击穿点发作在源漏的耗尽层相接时，此刻源端的载流子注入到耗尽层中，
被耗尽层中的电场加快到达漏端，因而，穿通击穿的电流也有急剧增大点，这个电流的急剧增大和雪崩击穿时电流急剧增大不同，这时的电流相当于源衬底PN结正导游通时的电流，而雪崩击穿时的电流首要为PN结反向击穿时的雪崩电流，如不作限流，雪崩击穿的电流要大。
（3）穿通击穿一般不会呈现破坏性击穿。由于穿通击穿场强没有到达雪崩击穿的场强，不会发作很多电子空穴对。
（4）穿通击穿一般发作在沟道体内，沟道外表不容易发作穿通，这首要是由于沟道注入使外表浓度比浓度大形成，所以，对NMOS管一般都有防穿通注入。
（5）一般的，鸟嘴边际的浓度比沟道中心浓度大，所以穿通击穿一般发作在沟道中心。
（6）多晶栅长度对穿通击穿是有影响的，跟着栅长度添加，击穿增大。而对雪崩击穿，严格来说也有影响，可是没有那么明显。
2） Drain-》Bulk雪崩击穿：
这就单纯是PN结雪崩击穿了（**alanche Breakdown），首要是漏极反偏电压下使得PN结耗尽区展宽，则反偏电场加在了PN结反偏上面，使得电子加快碰击晶格发作新的电子空穴对 （Electron-Hole pair），然后电子持续碰击，如此雪崩倍增下去导致击穿，所以这种击穿的电流简直快速增大，I-V curve简直笔直上去，很容焚毁的。（这点和源漏穿通击穿不一样）
那怎么改进这个juncTIon BV呢？所以首要仍是从PN结自身特性讲起，必定要下降耗尽区电场，避免磕碰发作电子空穴对，下降电压必定不可，那就只能添加耗尽区宽度了，所以要改动 doping profile了，这便是为什么骤变结（Abrupt juncTIon）的击穿电压比缓变结（Graded JuncTIon）的低。这便是学以致用，别随声附和啊。
当然除了doping profile，还有便是doping浓度，浓度越大，耗尽区宽度越窄，所以电场强度越强，那必定就下降击穿电压了。并且还有个规则是击穿电压一般是由低 浓度的那儿浓度影响更大，由于那儿的耗尽区宽度大。公式是BV=K*（1/Na+1/Nb），从公式里也能够看出Na和Nb浓度假如差10倍，简直其间一 个就能够疏忽了。
那实践的process假如发现BV变小，并且确认是从junction走的，那好好查查你的Source/Drain implant了
3） Drain-》Gate击穿：这个首要是Drain和Gate之间的Overlap导致的栅极氧化层击穿，这个有点相似GOX击穿了，当然它更像 Poly finger的GOX击穿了，所以他或许更care poly profile以及sidewall damage了。当然这个Overlap还有个问题便是GIDL，这个也会奉献Leakage使得BV下降。
上面讲的便是MOSFET的击穿的三个通道，一般BV的case曾经两种居多。
上面讲的都是Off-state下的击穿，也便是Gate为0V的时分，可是有的时分Gate敞开下Drain加电压过高也会导致击穿的，咱们称之为 On-state击穿。这种状况特别喜爱发作在Gate较低电压时，或许管子刚刚敞开时，并且简直都是NMOS。所以咱们一般WAT也会测验BVON，
不要认为很古怪，可是测验condition必定要注意，Gate不是随意加电压的哦，有必要是Vt邻近的电压。（本文开端我贴的那张图，Vg越低时on-state击穿越低）
有或许是Snap-back导致的，仅仅测验机台limitation无法测验出规范的snap-back曲线。别的也有或许是敞开瞬间电流密度太大，导致很多电子在PN结邻近被耗尽区电场加快碰击。
