数字集成电路运用留意事项
数字集成电路在电子产晶中运用得非常广泛，但因其功能及结构的特殊性，假如运用不当，极易损坏。下面介绍一下CMOS电路和TTL电路在运用中应留意的事项：
1．CMOS集成电路运用留意事项
(1)CMOS电路的栅极与基极之间有一层绝缘的二氧化硅薄层，厚度仅为0．1～0．2μm。因为CMOS电路的输入阻抗很高，而输入电容又很小，当不太强的静电加在栅极上时，其电场强度将超越105V／com。这样强的电场极易构成栅极击穿，导致永久性损坏。因而防止静电对维护CMOS集成电路是很重要的，要求在运用时留意以下儿点：
①人体能感应出几十伏的沟通电压，人衣服的冲突也会发生上千伏的静电，故尽量不要用手触摸CMOS电路的引脚。
②焊接时宜运用20W内热式电烙铁，电烙铁外壳应接地。为安全起见，也可先拔下电烙铁插头，运用电烙铁余热进行焊接。焊接的时刻不要超越5秒。
③长时间不运用的CMOS集成电路，运用锡纸将悉数引脚短路后包装寄存，待运用时再撤除包装。
④替换集成电路时应先堵截电源。
⑤一切不运用的输入端不能悬空，应按作业功能的要求接电源或接地。
⑥运用的仪器及东西应杰出地接地。
(2)电源极性不得接反，不然将会导致CMOS集成电路损坏。运用IC插座时，集成电路引脚的次序不得插反。
(3)CMOS集成电路输出端不允许短路，包含不允许对电源和对地短接。
(4)在CMOS集成电路没有接通电源时，不允许将输入信号加到电路的输入端，必须在加电源的情况下再接通外信号电源，断开时应先关断外信号电源。
(5)接线时，外围元件应尽量接近所连引脚，引线应尽量短捷。防止运用平行的长引线，以防引进较大的分布电容构成振动。若输入端有长引线和大电容，应在接近CMOS集成电路输入端接入一个10kΩ限流电阻。
(6)CMOS集成电路中的Vnn表明漏极电源电压极性，一般接电源的正极。Vss表明源极电源电压，一般接电源的负极。
2．运用TTL电路时应留意的事项
①TTL集成电路不像CMOS集成电路那样有较宽的电源电压规模，它的电压规模很窄一般为4．5～5．5V。典型值Vcc=5V，运用时Vcc不得超出规模。
②输入信号不得高于Vcc，也不得低于地(GND)电位。
