收发器的复用器电路
用0.18um CMOS规划2.5Gb/s收发器的复用器电路
1 导言
近年来，跟着传统电信事务和互联网事务的迅猛开展，它们对网络带宽提出了越来越高的要求，由此导致了高速串行接口的呈现。目前国内关于2.5 Gb/s超高速串行收发器CMOS芯片及IP核研讨开发尚处于起步阶段。规划开发具有自主知识产权的高功用串行收发器芯片及IP核，打破国外对高端路由器、交换器芯片的独占，不只可以直接大幅度下降通讯、网络设备本钱，发生明显的经济效益，还能带来巨大的社会效益。本文所规划的复用器，应用在2.5Gb/s收发器体系中。
众所周知在高速的数据传输体系中，收发器关于完成整个体系的功用起着至关重要的效果。而在收发器体系中，复用器是作业在最高速度的电路单元之一，因而复用器电路规划的好坏直接影响整个体系的功用。
2 电路结构及其规划
2.1 16:1复用器结构规划
本文规划的16:1复用器是将发送数据挑选模块输出的16位156.25Mb/s并行数据转化为2.5Gb/s串行数据输出，该电路主要由1个16:4复用器电路和1个选用树形结构（包含3个2:1复用器）完成的4:1的复用器电路构成。其间16:4复用器用数字电路完成，4:1复用器电路用模仿电路完成。该电路接纳从PLL送出的2.5GHz、1.25GHz和625MHz差分时钟，为16:4复用器和2:1复用器电路供给所需求的时钟。16位并行输入数据经过16:4复用器后输出4位并行数据送入4:1复用器,经4:1复用器后，数据变换成1比特宽度的串行数据流，发送次序最低位在前，即TXD_P[0]最早呈现在TXD_S上,TXD_P[15]终究宣布。因为本电路是数模混合信号规划，仿真时需求给数字电路和模仿电路别离加鼓励，关于4:1复用器电路，输入选用互补的方波电压源，峰峰值为0.4V。关于16:4复用器电路，经过用Verilog言语描绘的方法加鼓励。因为两个模块别离用数字电路和模仿电路完成，因而在两个模块的衔接处要进行电平的转化。Virtuoso AMS Simulator中将接口模型划分为A2D型和D2A型两类。本规划是由数字电路送信号给模仿电路，因而要用到D2A接口模型，该模型主要有4个参数:d2a_tf,d2a_tr,d2a_vh和d2a_vl。其间d2a_tf和d2a_tr别离表明接口模型的输出从当时值上升到d2a_vh所需求的时刻和下降到d2a_vl所需求的时刻；d2a_vh和d2a_vl别离表明对应数字电路中的逻辑“1”和“0”而转化成的终究电压值。本规划的设置如下: d2a_tf=20ps, d2a_tr=20ps，d2a_vh=1.8V，d2a_vl=1.4V。
2.2 单元电路规划
2.2.1 16:4复用器电路
16:4复用器电路由4个4:1复用器模块和一个赋值句子模块构成，本电路均选用Verilog言语来描绘。4个4:1复用器的效果是将16路156.25M数据TXD_P[15:0]复用为4路625M数据，这儿咱们用移位寄存器完成4:1复用器。首先将16位并行数据，分为四个4位并行数据，然后将4位并行数据送入4:1复用器。因为后级的模仿电路需求差分输入，因而本模块输出均为互补输出。
4:1复用器电路的Verilog完成的要害代码如下：
2.2.2 4:1复用器电路
4:1复用器选用树形结构完成，它主要由三个2:1的高速复用器和一个主从D触发器（MSDEF）构成。2:1复用器由一个主从D触发器（由两个锁存器级连构成），一个主从主D触发器（由三个锁存器级连构成）和一个2:1数据挑选器构成。
本文所规划的锁存器和2:1数据挑选器均选用CML(电流形式逻辑)逻辑完成，按其功用可分为下拉逻辑网络、尾电流源和上拉电阻三个部分。它可以在电压摆幅较小的情况下正常作业。因为尾电流源的存在，CML电路的功耗近似为稳定值P=vdd*I，其间vdd是电源电压，I为直流尾电流。众所周知，传统CMOS电路的功耗为P=CL`*f*vdd2，其间f是电路的开关频率，CL`是输出节点的负载电容。因而，在高速率的条件下，CML电路的功耗比与其类似的CMOS电路的功耗要小得多。此外，下降CML电路的电压摆幅，还可以减小整个电路的延时，然后进步电路的作业速度。
3仿真成果
该电路选用SMIC 0.18μm工艺模型，运用Virtuoso AMS Simulator 东西进行了仿真。输入信号为16位156.25Mb/s并行数据，如图5(a)所示。仿真的corner包含：ff（fast model）、tt(typical model)、ss(slow model)。输入数据为156.25Mb/s时，能较好的完成复用功用，输出数据速率为2.5Gb/s，整个电路的功耗约为6mW。
4定论
跟着CMOS工艺的开展，选用CMOS工艺现已可以规划出高功用、低功耗、本钱低的高速电路。本次规划选用0.18μm CMOS工艺，选用CML电路规划技能和数模混合规划技能，规划出了2.5Gb/s 16:1复用器电路。该电路可以在电源电压为1.8V，作业温度规模为0－70。C时，作业速率可到达2.5Gb/s，功耗约为6mW
