一种新的PCB测验技能
现在跟着运用大规划集成电路的产品不断出现,相应的PCB的装置和测验作业已越来越困难。尽管印制电路板的测验依然运用在线测验技能这一传统办法,可是这种办法因为芯片的小型化及封装而变得问题越来越多。现在一种新的测验技能——鸿沟扫描测验技能已逐渐得到开展,大多数的ASIC电路和许多中等规划的设备已开端运用鸿沟扫描测验技能进行规划。BST技能是依照IEEE1149.1规范,供给了一套完好的测验计划。在实践的测验中,它不需求借助于杂乱和贵重的测验设备,而且供给一种独立于电路板技能的测验办法。选用鸿沟扫描测验技能进行集成电路规划和印制电路板规划,其最大的长处是测验进程简略,显著地削减了出产、试验、运用和修理进程中的测验确诊时刻,然后极大地下降了本钱。1 BST的根本组成 BST电路依照IEEE1149.1规范构成,其间含有测验存取通道TAP及操控器、指令寄存器IR和测验数据寄存器组TDR。测验存取通道TAP是一个5芯引脚(其间l芯为复位端)的衔接器。TAP操控器是一个16状况的状况机,可发生时钟信号和各种操控信号(即发生测验、移位、捕获和更新等信号),然后使指令或测验数据移入相应的寄存器,并操控鸿沟扫描测验的各种作业状况。
1.1测验时钟输入端TCK
TCK信号答应集成电路IC的鸿沟扫描部分与体系内的时钟同步并独立作业。
1.2测验方法挑选输入端TMS
测验方法挑选TMS引脚为操控信号,其决议TAP操控器的作业状况。TMS须在TCK的上升沿之前树立。
1.3测验数据输入端TDI
在测验时钟脉冲TCK的上升沿,经过TDI串入的数据移入指令寄存器或测验数据寄存器,TAP操控器决议移入的数据是指令或测验数据。
1.4测验数据输出端TDO
在测验时钟脉冲TCK的下降沿,经过TDO从指令寄存器或测验数据寄存器串出数据,TAP操控器决议串出的数据是指令或测验数据。
2 PCB的测验体系
2.1 测验体系结构
其硬件包含通用的PC机、BST测验仪和串行BST信号电缆(含有4路信号的总线,其图中数字意义如下:1为TDI、2为TCK、3为TMS、4为TDO)。测验仪经过规范并口与PC机衔接,经过串行信号电缆与PCB上的测验存取口TAP相连。
假定印制电路板上有A、B、C三个模块,模块可所以由单个芯片或多个芯片构成的。它们是按IEEE1149.1规范规划的,即在芯片的I/O管脚处添加BS寄存器(模块中虚线经过的方位)，可进行鸿沟扫描测验。若所规划的数字体系或设备有多块PCB，可经过串行信号电缆与PCB相连。运用者能够经过编程来灵敏挑选需测验的芯片、模块或整个PCB。
2.2 测验体系原理
测验者可根据PCB的网表和器材模型，运用PC机软件编程主动生成检测电路毛病的测验图形。PC机应有两个至少32位I/O管脚的插板，这样可构成32位读/写管脚，便利读和写操作。
测验软件应包含预处理器和履行单元。其间预处理器读出测验图形并获取这些图形或许的联系,得到的成果是一组文件,包含存储和操控信息。履行单元装入上述文件,然后履行测验。进程为先读存储信息,把数据置于输入端口,从恰当的输出端口读取数据,并同预期的成果进行比较。若发现毛病,将发生一个毛病陈述,并标明毛病的方位,最终参加确诊程序,给出毛病的具体方位。
2.3测验内容
·测验PCB的I/O管脚的连线。因为PCB的I/O管脚为测验仪供给了仅有的存取通道;
·测验PCB上IC芯片的完好性,在芯片的安装进程中,IC芯片或许己损坏。可选用内建自测验和内部测验,以验证芯片的好坏;
·测验PCB上IC芯片互连的开路与短路毛病,可选用外部测验加以验证:
·测验PCB上总线的完好性,经过其测验可检测与总线相连的IC芯片I/O管脚是否存在开路毛病。
跟着BST技能的不断开展,PCB测验将逐渐完善。因为可编程集成电路的很多运用,PCB测验的灵敏性和适用性将会进步,而相应的测验体系的本钱将会削减。规划者能够在PCB上悉数选用可编程逻辑的集成电路,只需经过软件编程即可修正芯片逻辑,然后做成通用的印制电路板,使PCB电路板能够完结不同的功用。这样鸿沟扫描测验技能将使得PCB测验愈加便利快捷,极大地下降测验本钱。
