（来历：微核算机信息，作者：曹海源，张 玺，孙 斌，王淑云）
1、导言
针对部队各类激光测距机的修理保证，我所研发出了一套便携式激光测距机电路检测仪，能完结对 85手持式、 88式、88对海式等五类激光测距机电路体系的快速检测和修理辅导，极大地进步了修理功率。因为要完结对光信号的接纳和处理，测距机的电路体系涉及到许多窄脉宽信号，并且具有严厉的信号时序。其间的 AGC信号、触发信号等脉宽均只需几十个 uS，主波和回波信号的脉宽均只需 1～2uS，信号时刻距离准确到 nS级，为信号检测添加了难度；一起，电路体系的操控信号繁复，各类配备的接口各异，这些都为检修仪的规划提出了应战，仅选用传统的单片机和惯例 IC难以完结。跟着大规模集成电路技能的飞速发展，CPLD和 FPGA等可编程逻辑器材在结构、工艺、集成度、功用、速度和灵敏性等方面都有了很大的改善和进步，然后为高功率、高质量、灵敏地规划嵌入式单片机体系供给了或许。可编程逻辑器材的加密功用也使产品开发者的权力得到保证。因而，本文依据FPGA逻辑器材规划了激光测距机的电路检测体系。
2、检测体系硬件组成 脉冲信号
通讯MCU 数据收集处理
如图 1所示，检测体系由 MCU数据处理、 FPGA及其装备器材、被测信号调度、鼓励信号驱动适配、液晶显现等功用模块组成。其作业原理是： MCU依据用户操作向 FPGA发送测验相应指令， FPGA模块发生鼓励信号，为被测电路供给作业时序，收集电路信号丈量其特征参量，并将测验成果传送给 MCU，MCU处理丈量成果，进行毛病剖析判别，并在液晶屏上实时显现测验波形和数据信息。可见， FPGA是整个检测体系的要害部分，整合了与 MCU的通讯、测验指令的解说及决议计划、测验鼓励信号的发生和输入信号检测等功用。
经过对检测目标中一切被测信号的剖析，依据测验功用、处理速度和芯片容量的需求，本检测体系中FPGA芯片选用 ALTERA公司Cyclone系列的EP1C3T144。该器材选用 0.13um工艺制作、TPFQ封装，具有104个I/O口和2910个逻辑单元，可直接由外部晶振供给 100MHz的时钟输入，也可经片内 PLL倍频，作业在更高的频率。选用 Verilog HDL硬件描绘言语来完结 FPGA各功用模块，然后经过 EDA开发渠道，对规划文件进行逻辑编译、逻辑化简、归纳及优化、逻辑布局布线、逻辑仿真，最终对 FPGA芯片进行编程，完结体系的规划要求。FPGA的装备选用了专用装备芯片 EPCS1，用 ByteBlaster II对其进行下载编程。
3、 FPGA功用模块区分及完结
在 FPGA的功用完结上，首要构建全体计划，然后区分功用模块，再针对每个功用模块进行编程、波形仿真，最终进行全体功用的仿真和试验测验。依据上节剖析，可将 FPGA的效果分红 SPI通讯接口、指令解说与决议计划、时钟分频、鼓励信号发生、电路信号测验等功用模块，如图 2所示。
3.1 SPI通讯接口的完结
SPI接口是一个同步、全双工串行接口，最大数据位速率为时钟速率的1/8，只需遵从同一时刻只需一个主机和从机通讯的准则，在同一条总线上能够有多个主机和从机。SPI口因接口简练扩展便利等优秀特性，广泛运用于串行存储器（如DataFlash、3线 E 2PROM）、串行外设（如ADC、DAC、LCD操控器、CAN操控器）和外部协处理器中。
在第三方软件 Altera SOPC Builder中可直接定制 SPI接口的 IP核，在本体系中选用 Verilog HDL来描绘完结。 在规划中，MCU作为 SPI通讯的主机，FPGA的SPI接口作为从机。SPI口有四种不同的数据传输格局的时序，这儿经过设置 SPCR寄存器挑选CPOL=0、CPHA=0形式，以下是其完结代码：
always @（posedge sck or posedge cs）
begin:chy
integer i;
if（cs） begin data=0;i=0;miso=1”b’Z; end
else begin
if（sck）
begin
data= data《《1;
data= data+mosi;
miso=（send_data》》（7-i））& 8‘h01;
i=i+1;
if（i==8） begin
rev_byte= data;
end end end end
3.2时钟分频的完结
Verilog HDL所描绘的一切组合逻辑或时序逻辑电路的功用都是在各自输入时钟的节拍下作业的，而关于不同的功用模块，因其电路精度要求不同对输入时钟的要求也不同，时钟频率越低，对 FPGA归纳、布局布线的要求也越低，所规划出的电路也越安稳。在本规划中，体系时钟由外部 100MHz晶振供给，体系内部模块要用到的时钟有 100MHz、1MHz、 1KHz、10Hz和 1Hz五种，由计数器分频完结，限于篇幅不胪陈。
3.3指令解说与决议计划的完结 FPGA要完结与 MCU的数据交换，又要指挥各测验模块对指定通道信号的特定参量的测验，还要履行成百上千组时序信号鼓励和开关量信号鼓励，使命扑朔迷离，需求一个对指令的解说和决议计划履行机制。在详细完结上，首要对 MCU的指令号进行区间区分，决议计划模块收到从 SPI接口模块的指令后，判别指令的类别，别离针对握手联络指令、复位指令、测验指令（包含通道号、测验目标、时钟输入的挑选）、鼓励发生指令（包含通道号、时序信息）、发送测验成果指令（经过 SPI接口将测验成果发送给MCU）等去触发相应 FPGA内部模块动作。
3.4信号测验的完结
信号测验功用包含对输入信号的脉宽测验、周期测验、特别类型信号的测验等内容，限于篇幅，下面对比较典型的脉宽测验进行论述。例如关于负脉冲信号，测验其脉宽便是丈量其在某时段低电平的保持时刻，能够经过核算时标信号的个数来完结。设时标信号周期为Ts，时标个数为N，则脉宽为W=Ts*N，其主要部分是计数功用，并将得到的数予以锁存。计数模块与锁存模块由操控信号发生模块操控，其逻辑框图如图 3所示。
其间 CLKX为被测脉冲，CLK为时标信号，RST为体系复位信号，WIDTH为脉宽核算成果。图中有三个操控信号：计数答应信号CNT_EN、计数清零信号 CNT_CLR和锁存信号LOAD，别离操控计数模块和锁存模块。
在实践测验中发现，因为外界搅扰的影响，在被测信号呈现正常脉冲前会呈现多个窄带
搅扰脉冲，这个脉冲的时刻短低电平会让计数模块发生误动作，然后得出过错的核算成果。本文采纳前级窄带脉冲过滤的办法，有用地消除了外界的搅扰。其详细做法是外加一个计数模块判别输入信号的低电平时刻是否超越必定门限，超越则触发这以后的操控信号发生模块动作，否则不触发。 值得留意的是在后面的计数模块里要加上前级的门限值。
3.5鼓励信号的完结
检测体系所要发生的鼓励信号包含时序信号和开关量信号，时序信号的发生相对杂乱，其完结机理如图 4所示。其间，START是发动信号，操控时序发生模块的发动与中止；EX_SYNC是外同步信号，在某些场合下，时序信号的发生需求与外界信号的同步，此信号用于操控信号发生的时基；计数模块担任在 CNT_EN和 CNT_CLR等操控信号下计数，实时触发相应的时序序列输出；LOCK信号用于确定末态时序序列的状况。
4、规划中应留意的问题及处理办法
4.1电源搅扰
检测电路，尤其是高精度测频、测脉宽的 FPGA电路，电源部分功用起着无足轻重的效果。电源一般由 220V交流经变压、整流后取得，为避免引进交变搅扰，需求对其进行加去耦电容和屏蔽处理。因为在设计时对电源、地线的考虑不周而引起的搅扰也会使 FPGA测验功用的下降，乃至影响到功用的完结。为此在规划整机印制板时要尽量添加电源和地线的宽度，最好是地线比电源线宽。它们的宽度联系是：地线最宽，电源线次之，信号线最窄。在每个集成电路电源处加一个去耦电容，每个电解电容边上都要加一个小的高频旁路电容。别的本体系在查验中发现，因为在测验中整机电流的忽然增大，会使 FPGA复位芯片的电压发生颤动，从而引起 FPGA的复位动作，最终采纳在 FPGA的 3.3V端并接一个 470uF的电容的办法处理了此问题。
4.2数模互扰
因为整个体系是由数字电路和模仿电路混合构成的，在布线时需求考虑它们之间相互搅扰的问题，特别是地线上的噪声搅扰。数字电路的频率高，模仿电路的灵敏度强，对信号线来说，高频的信号线应尽或许远离灵敏的模仿电路器材；对地线来说，整个 PCB对外界只需一个结点，所以必须在 PCB内部处理数模共地的问题。详细做法是在板内数字地和模仿地分隔，只在 PCB与外界衔接的接口处（如插头号），数字地与模仿地经过一点来短接。
5、结束语
本文选用 FPGA芯片完结了检测体系中的测验指令解说及决议计划、测验鼓励信号的发生、输入信号特征参量的丈量等多个功用模块，并经过 SPI接口与 MCU合作，完结对各类电路板的检测功用。剖析了在实践运用中会呈现的搅扰，并选用了有用的处理办法。试验证明，选用 FPGA的规划计划处理了测验中的难点问题，达到了测验精度要求，并具有很强的扩展性。现在，此项目产品已在多家单位推行运用。
责任编辑：gt
