之前调试一块FPGA板卡，上电后总是无法正常作业。
现象：nSTATUS指示灯不断的闪耀，测验用的LED（FPGA的GPIO）无法点亮，即FPGA没有进入正常作业状况。
调试进程：
1、FPGA在上电后，会马上将nSTATUS装备状况管脚置成低电平，并在上电复位（POR）完结之后开释它，将它置为高电平。作为装备状况输出管脚，在装备进程中假如有任何一个过错发生了，则nSTATUS脚会被置低。
nSTATUS不断的闪耀（低电平点亮），阐明FPGA没有装备成功。
2、为进一步确认原因，丈量FPGA的CONF_DONE引脚。上电后，发现CONF_DONE引脚一向为低。正常情况下，在装备进程中该引脚会被置为低电平，一旦装备数据正确的接纳完结，FPGA则进入初始化周期和用户形式，并将CONF_DONE开释，其变为高电平。因而，进一步确认了FPGA没有装备成功。
3、丈量FPGA相关装备引脚阻抗，发现CONF_DONE引脚对地阻抗为600欧左右，对VCC_3.3V阻抗为1.26k欧左右；正常时对地和对VCC_3.3V阻抗约为9.88k欧和10.85k欧。去掉上拉电阻（10k）后再次丈量，对地和对3.3V阻抗为634欧和1.74k欧，正常应都为5.75M欧左右。
4、因而，确认FPGA内部装备电路已损坏。哎，惋惜了FPGA芯片啊。
附：FPGA之特别管脚
1. I/O, ASDO
在AS 形式下是专用输出脚，在PS 和JTAG 形式下能够当I/O 脚来用。在AS 形式下，这个脚是CII 向串行装备芯片发送操控信号的脚。也是用来从装备芯片中读装备数据的脚。在AS 形式下,ASDO 有一个内部的上拉电阻，一向有用，装备完结后，该脚就变成三态输入脚。ASDO 脚直接接到装备芯片的ASDI 脚（第5 脚）。
2. I/O, nCSO
在AS 形式下是专用输出脚，在PS 和JTAG 形式下能够当I/O 脚来用.在AS 形式下，这个脚是CII 用来给外面的串行装备芯片发送的使能脚。在AS 形式下,ASDO 有一个内部的上拉电阻，一向有用。这个脚是低电平有用的。直接接到装备芯片的/CS 脚（第1 脚）。
3. I/O, CRC_ERROR
当过错检测CRC 电路被选用时，这个脚就被作为CRC_ERROR 脚，假如不必默许就用来做I/O。但要留意，这个脚是不支撑漏极开路和反向的。当它作为CRC_ERROR 时，高电平输出则表明呈现了CRC 校验过错（在装备SRAM 各个比特时呈现了过错）。CRC 电路的支撑能够在setting 中加上。这个脚一般与nCONFIG 脚合作起来用。即假如装备进程犯错，重新装备.
4. I/O, CLKUSR
当在软件中翻开Enable User-supplled start-up clock(CLKUSR)选项后，这个脚就只能够作为用户供给的初始化时钟输入脚。在一切装备数据都现已被接纳后，CONF_DONE 脚会变成高电平，CII 器材还需求299 个时钟周期来初始化寄存器，I/O 等等状况，FPGA 有两种方法，一种是用内部的晶振（10MHz），另一种便是从CLKUSR 接进来的时钟（最大不能超过100MHz）。有这个功用，能够推迟FPGA 开端作业的时刻，能够在需求和其它器材进行同步的特别运用中用到。
5. I/O, VREF
用来给某些差分规范供给一个参阅电平。没有用到的话，能够当成I/O 来用。
6. DATA0
专用输入脚。在AS 形式下，装备的进程是：Cyclone将nCSO 置低电平，装备芯片被使能。Cyclone然后经过DCLK 和ASDO 合作操作，发送操作的指令，以及读的地址给装备芯片。装备芯片然后经过DATA 脚给Cyclone发送数据。DATA 脚就接到Cyclone的DATA0 脚上。Cyclone接纳完一切的装备数据后，就会开释CONF_DONE 脚（即不强制使CONF_DONE 脚为低电平），CONF_DONE 脚是漏极开路（Open-Drain）的。这时分，由于CONF_DONE 在外部会接一个10K 的电阻，所以它会变成高电平。一起，Cyclone就中止DCLK 信号。在CONF_DONE 变成高电平今后（这时它又相当于变成一个输入脚），初始化的进程就开端了。所以，CONF_DONE 这个脚外面一定要接一个10K 的电阻，以确保初始化进程能够正确开端。 DATA0,DCLK,NCSO,ASDO 脚上都有弱小的上拉电阻，且一向有用。在装备完结后，这些脚都会变成输入三态，并被内部弱小的上拉电阻将电平置为高电平。在AS 形式下，DATA0就接到装备芯片的DATA(第2 脚）。
7. DCLK
PS 形式下是输入，AS 形式下是输出。在PS 形式下，DCLK 是一个时钟输入脚，是外部器材将装备数据传送给FPGA 的时钟。数据是在DCLK 的上升沿把数据，在AS 形式下，DCLK脚是一个时钟输出脚，便是供给一个装备时钟。直接接到装备芯片的DCLK 脚上去（第6脚）。无论是哪种装备形式，装备完结后，这个脚都会变成三态。假如外接的是装备器材，装备器材会置DCLK 脚为低电平。假如运用的是主控芯片，能够将DCLK 置高也能够将DCLK 置低。装备完结后，触发这个脚并不会影响已装备完的FPGA。这个脚带了输入Buffer，支撑施密特触发器的磁滞功用。
8. nCE
专用输入脚。这个脚是一个低电平有用的片选使能信号。nCE 脚是装备使能脚。在装备，初始化以及用户形式下，nCE 脚有必要置低。在多个器材的装备进程中，第一个器材的nCE 脚要置低，它的nCEO 要连接到下一个器材的nCE 脚上，形成了一个链。nCE 脚在用JTAG编程形式下也需求将nCE 脚置低。 这个脚带了输入Buffer，支撑施密特触发器的磁滞功用。
9. nCONFIG
专用的输入管脚。这个管脚是一个装备操控输入脚。假如这个脚在用户形式下被置低，FPGA就会丢失掉它的装备数据，并进入一个复位状况，并将一切的I/O 脚置成三态的。nCONFIG从低电平跳变到高电平的进程会初始化重装备的进程。假如装备计划选用增强型的装备器材或EPC2,用户能够将nCONFIG 脚直接接到VCC 或到装备芯片的nINIT_CONF 脚上去。这个脚带了输入Buffer，支撑施密特触发器的磁滞功用。实践上，在用户形式下，nCONFIG信号便是用来初始化重装备的。当nCONFIG 脚被置低后，初始化进程就开端了。当nCONFIG脚被置低后，CII 就被复位了，并进入了复位状况，nSTATUS 和CONF_DONE 脚被置低，一切的I/O 脚进入三态。nCONFIG 信号有必要至少坚持2us。当nCONFIG 又回到高电平状况后，nSTATUS 又被开释。重装备就开端了。在实践运用进程中能够将nCONFIG 脚接一个10K 的上拉电阻到3.3V.
10. DEV_OE
I/O 脚或大局I/O 使能脚。在Quartus II 软件中能够使能DEV_OE 选项（Enable Device-wideoutput Enable)，假如使能了这一个功用，这个脚能够当大局I/O 使能脚，这个脚的功用是，假如它被置低，一切的I/O 都进入三态。
11. INIT_DONE
I/O 脚或漏极开路的输出脚。当这个脚被使能后，该脚上从低到高的跳变指示FPGA 现已进入了用户形式。假如INIT_DONE 输出脚被使能，在装备完结今后，这个脚就不能被用做用户I/O 了。在QuartusII 里边能够经过使能Enable INIT_DONE 输出选项使能这个脚。
12. nCEO
I/O 脚或输出脚。当装备完结后，这个脚会输出低电平。在多个器材的装备进程中，这个脚会连接到下一个器材的nCE 脚，这个时分，它还需求在外面接一个10K 的上拉电阻到Vccio。多个器材的装备进程中，最终一个器材的nCEO 能够浮空。假如想把这个脚当成可用的I/O，需求在软件里边做一下设置。别的，就算是做I/O，也要等装备完结今后。
13. nSTATUS
这是一个专用的装备状况脚。双向脚，当它是输出脚时，是漏极开路的。在上电之后，FPGA马上将nSTATUS 脚置成低电平，并在上电复位（POR）完结之后，开释它，将它置为高电平。作为状况输出脚时，在装备进程中假如有任何一个过错发生了，nSTATUS 脚会被置低。作为状况输入脚时，在装备或初始化进程中，外部操控芯片能够将这个脚拉低，这时分FPGA就会进入过错状况。这个脚不能用作一般I/O 脚。nSTATUS 脚有必要上拉一个10K 欧的电阻。
14. CONF_DONE
这是一个专用的装备状况脚。双向脚，当它是输出脚时，是漏极开路的。当作为状况输出脚时，在装备之前和进程中，它都被置为低电平。一旦装备数据接纳完结，而且没有任何过错，初始化周期一开端，CONF_DONE 就会被开释。当作为状况输入脚时，在一切数据都被接纳后，要将它置为高电平。之后器材就开端初始化再进入用户形式。它不能够用作一般I/O来用。这个脚外成也有必要接一个10K 欧的电阻。
15. MSEL[1:0]
这些脚要接到零或电源，表明高电平或低电平。00 表明用AS 形式，10 表明PS 形式， 01是FAST AS 形式.假如用JTAG 形式，就把它们接00, JTAG 形式跟MSEL 无关，即用JTAG形式，MSEL 会被疏忽，可是由于它们不能浮空，所以都主张将它接到地。
16 DEV_CLRn
I/O 或大局的清零输入端。在QuartusII 里边，假如选上Enable Device-Wide Reset（DEV_CLRn)这个功用。这个脚便是大局清零端。当这个脚被置低，一切的寄存器都会被清零。这个脚不会影响到JTAG 的鸿沟扫描或编程的操作。
