短波通讯又称高频通讯，是使用HF波段(3-30MHz)电磁波进行的无线电通讯。短波通讯主要靠天波传达，可经电离层一次或数次反射，最远可传至上万里，如按气候、电离层的电子密度和高度的日改变以及通讯间隔等要素挑选适宜频率，就可用较小功率进行远间隔通讯。短波通讯设备较简略，机动性大，因而也适应于应急通讯和抗灾通讯。现代短波通讯接纳机正向着数字化、大通讯带宽方向开展。文献[1-3]研讨了短波通讯的数字化完成方法，但其未对短波通讯的大带宽使用进行评论;文献[4-6]研讨了通讯信道化算法，其对必定带宽内的多信道高效算法进行了详细的评论，并给出了详细完成的有用算法。本文将信道化算法使用于短波通讯，研讨选用信道化算法依据FPGA 的短波通讯接纳机及其详细完成计划，为未来短波通讯开展的研讨，进行开始的理论探究。
1 短波数字通讯接纳机
惯例短波数字通讯接纳机由模仿前端、模数转换器(ADC)、数字下变频(DDS)以及数字信号处理(DSP)等四部分组成，其结构如图1 所示。短波数字通讯接纳机的模仿前端对输入的3-30MHz 模仿信号进行滤波、扩大等处理，然后将处理后的回波信号使用ADC 进行采样，再将采样后得到的数字信号送入DDS 进行数字下变频，以得到能够使用DSP 进行处理的低速信号，最终将经过数字下变频的数字信号送入DSP 等数字信号处理芯片进行数字信号处理，解调出通讯语音等有用信息。
图1 短波数字通讯接纳机结构示意图
惯例短波数字通讯接纳机的数字信号处理部分一般由DSP芯片来完成，因为DSP的处理才能有限，因而一般需求先进行数字下变频，以下降数据率，然后满意DSP的处理才能。但是这种结构存在硬件规划杂乱，且通讯带宽较低一级缺陷。
2 依据FPGA 的短波通讯接纳机
2.1 短波通讯接纳机信道化数学模型
信道化接纳是指对整个带宽信号进行信道区分，以完成对恣意信道信号的接纳，短波通讯信道化接纳机将整个3-30MHz带宽区分为N个均匀的信道，如图2所示。然后能够一起对恣意一个信道中的信号进行接纳，然后完成较大的通讯带宽。
图2 信道分配图
由图2可知，为了能够对恣意一个信道中的信号进行接纳，首要需求将恣意一个信道中的信号或许一起将几个信道中的信号解调到视频，因而依据图1中固定的一个DDS的硬件结构在信道化接纳机中不再适用，一起解调多个信道的信号对后续的信号处理又提出了新的难题，因而急需提出一种新的短波通讯接纳机，以处理现在短波通讯中存在的问题。
2.2 依据FPGA 的短波通讯接纳机
依据上节的剖析，本节提出依据FPGA的信道化接纳机模型，其结构如图3所示。因为FPGA具有高度的灵活性以及高速的信号处理才能，其完全能够完成多路DDS以及后续的信号处理，且能够依据实践使用需求，能够经过前进芯片的规划来完成更杂乱、更大带宽的短波通讯。
图3 依据FPGA 的短波通讯接纳机体系计划
其间FPGA完成多路DDS下变频以及后续的信号处理解调算法，使用FPGA 的灵活性和实时性完成短波通讯的信道化算法，然后在理论上完成了真实的软件无线电短波通讯接纳机。
3 定论
短波数字通讯接纳机跟着现代电子技能的前进而得到了极大的开展。本文提出的依据FPGA的短波通讯接纳机，使用信道化技能以及FPGA 的高实时性，完成了对带宽内恣意信道信号的解调。本文提出的依据FPGA的短波通讯接纳机从结构到算法上第一次完好完成了依据软件无线电的短波通讯接纳机。
