USB总线因其传输速度快、占用资源少以及真实的即插即用等许多长处，受到了广阔开发者的喜爱，已经成为许多核算机设备的一种根本装备。现在被广泛选用的USB设备开发计划首要有以下两种（1）使用USB设备端接口芯片加微操控器结构。如国内用的比较多的Philips公司的PDIUSBD12/ISP1581等。（2）选用USB单片机。选用这两种计划要求开发者完全了解USB协议的细节，并编写出固件程序。固件的运转要占用微操控器的时刻和空间资源，实践通讯功率不会很高。也有人用FPGA完结固件的功用，但这种计划开发和调试的难度很大。本人在实践工作顶用FPGA外部直接衔接一片USB协议芯片FT245BM，完结了FPGA与PC机的USB通讯，该办法不必微操控器，减少了元器材的个数，而且占用FPGA资源很少，FPGA依然能够完结其他逻辑功用，体系规划的灵活性很大。
关于FT245BM的内部结构及具体地引脚介绍读者能够参阅其他相关材料，在此仅对与本规划相关的内容作一个介绍。FT245BM内含两个FIFO数据缓冲区，一个是128字节的接纳缓冲区，另一个是384字节的发送缓冲区。它们用作USB 数据与并行I/O口数据的交流缓冲区。FIFO完结与外界（微操控器、FPGA或其它器材）的接口，首要经过8根数据线D0~D7、读写操控线RD#和 WR#以及FIFO发送缓冲区空标志TXE#和FIFO接纳缓冲区非空标志RXF来完结数据交互。TXE#为低表明当时FIFO发送缓冲区为空，为高表明当时FIFO发送缓冲区满或许正在存储前一个字节，制止向缓冲区中写数据。RXF#为低表明当时FIFO的接纳缓冲区非空。RD#信号由低变高将从 FIFO缓冲区中读取数据。当RD#变低时将数据送到数据总线。RXF#为高不能从FIFO读数据。读写时序见图1和图2。
图2 写数据时序
FT245BM与FPGA的接口电路规划
硬件电路规划
图3是FT245BM的USB与FPGA的接口电路，FPGA选用ALTERA EPF1K50TC-144，其间D0~D7是FT245BM与FPGA交流数据的数据总线，USB_RD#、USB_WR、USB_TXE#、USB_RXF#是相关的操控总线。
图3 FT245BM与FPGA的接口电路
