FPGA的结构特色与开发
我这个标题想阐明的是，FPGA的内部的有其相应的Fabric，如安在开发过程中最好最大极限的运用它。
其间有些内容是我阅览XILINX网站上供给的XAPP手册学习到的，我在这里再次谈到它们，是由于的确是太好用了。
1.SRL16
SRL16在完成延时、闭环完成占空比可控的触发脉冲方面很便利，代码中例化它，会使代码比较简练。在调试时，调整延时量也很便利。运用它要留意的是它的Tcko比较大，对时序会是一个瓶颈。取长补短，在恰当的当地加一个触发器DFF，再输出运用。
2.STARTUP
STARTUP模块，对许多人很生疏，在实践规划中运用它很少。但假如运用它，会给规划带来很大的可靠性和编码简洁性。我了解了一下，有朋友“排挤”它，是由于它不能仿真，确切的说在仿真的时分带来很大的费事。其实不然，MODELSIM是支撑它仿真的。要想好好的了解它，网上能够查找到有关怎么运用它的一篇文档《Verilog GSR/GTS SimulaTIon Methodology》，许多人都运用过MCU、DSP芯片，STARTUP就相当于这些器材内部的大局复位办理单元。但STARTUP有比它们更优势的一面，节约布线资源，一起节约生成bit流的时刻。
3.BRAM
BRAM是一个很牛的东西，它能够完成杂乱数学运算,可参阅《插值查找表：完成DSP功用的简洁办法》；能够将一些杂乱的大逻辑放在BRAM中完成；拟合运算也能够高效的完成。要高效的运用它，能够在规划中直接例化，但这不是最好的办法。XST东西有相应的归纳束缚语法，能够在代码顶用HDL言语描绘，在归纳的时分告知XST归纳为BRAM即可。
4.大局时钟相关的基元
涉及到时钟方面的规划内容，一定要选用例化办法，这也是现在的规划干流办法。别的，现在FPGA开展很快，XILINX推出了许多改造的器材，这些器材供给了花样繁多的BUF，像BUFH,BUFIO等等。运用它们之前一定要仔细阅览材料，由于他们的运用对IO或IO BANK是有严格要求的，有些BUF只能与特定的管脚相连，不然PROCESS中MAP阶段不能通过。这样既开发时刻，又需求该做PCB.
