等离子体显现器（Plasma Display Panel，简称PDP）是近几年发展起来的新型板显现器件，它运用气体放电产生的紫外线激起荧光粉发光显现图画。它具有超薄的外形、平面显现、高亮度、宽视解、不受磁场影响等长处，是大屏幕壁挂电视的干流发展方向。可是，它的驱动电压高达180V，因而一些常用的显现驱动器无法满意PDP对高驱动电压的要求。例如，Supertex公司出产的用于场发射显现器（FED）的HV53/5408，只能供给90V的驱动电压。
为了下降驱动电路的本钱、缩小驱动电路的体积，咱们运用了NEC公司的μPD16305为中心规划的驱动电路，简略易调、点用体积小、显现作用好。下面对此芯片的功用特色检验它在PDP驱动电路的详细运用进行扼要的介绍。
1 功用特色
μPD16305j NEC公司推出的专用于AC-PDP的行驱动器，它在工艺上运用高压CMOS结构。它由40位的双向移位寄存器、锁存器和高压CMOS驱动块组成。其逻辑块的供电电压为5V（CMOS电平输入），驱动块可完结200V、400mA的高电压、大电流输出。它还具有如下特色：片上集成了40位双向移位寄存器；低功耗（1mW）；作业温度规模宽（-40～+85℃）。
为了使芯片的封装方法与规范封装共同，μPD16305选用了80管脚的规范QFP塑料封装。但对芯片有用的64个管脚别离由芯片的三个方向引出，而且引脚在芯片上呈逆时针摆放。其间有40个高压输出管脚、10个电源管脚、1个逻辑输入管脚和1个逻辑输出管脚、6个操控管脚以及6个空管脚。各管脚功用阐明如下：
Q1～Q40（管脚1～20，45～64）：高压输出端
VSS1（管脚24、41）：逻辑块地
VDD1（管脚26、39）：逻辑块电源
VSS2（管脚22、23、42、43）：驱动块地
VDD2（管脚21、44）：驱动块电源
A（管脚30）：右移数据输入端/输出端
B（管脚35）：左移数据输入端/输出端
R/L（管脚25）：移位方向操控端，
当R/L=1时，A脚为输入端，B脚为输出端，移位寄存器履行右移功用；
当R/L=0时，B脚为输入端，A脚为输出端，移位；寄存器履行左移功用
PC（管脚27）：极性回转操控端
CLK（管脚31）：时钟输入端
CLR（管脚32）：数据铲除端（低有用）
STB（管脚36）：锁存使能操控端，
当STB=1时，履行锁存功用；
当STB=0时，数据经过
BLK（管脚37）：输出置位操控端，
当BLK=1时，输出与PC同相；
当BLK=0时，输出与PC相异或后输出
NC（管脚28、29、33、34、38、40）：空管脚
为了处理高压芯片的散热问题，μPD16305将高压输出对称地放置到芯片的两头；为便于电路的装置、调试，将操控管脚放置到芯片的同一侧。ΜPD16305的功用结构可分为三部分：40位双向移位寄存器、40位锁存器和高压输出功用块。它除了有40路的高压输出以外，还有一个低压的输入和一个低压的输出。而且这两个输入输出端口都是双向的，当一个为输入时，另一个为输出，其输出是移位寄存器输入相连，能够级联驱动40路以上的显现器。关于分辨率为852×480的PDP来说，只需12片μPD16305的首要功用块。
移位寄存器、锁存器和高压输出块的真值表别离如表1、2、3所示。
在这三部分电路中，高压输出驱动电路部分是μPD16305芯片的中心部分，它为负载供给了高电压、大电流的输出，高压输出直接驱动PDP屏的显现单元，点亮被选中的象素。图2为μPD16305高压输出驱动电路图。
图2中，A、B、C三路信号是由同一信号（锁存器输出的信号）经过别离得到的。它们别离输入到高压输出驱动块的三个输入端，其间A和B信号反相，A和C信号同相。
当A=1、B=0、C=1时，N1、P1、N3导通，N2、P2、P3截止，输出OUT=0；
当A=0、B=1、C=0时，N2、P2、P3导通，N1、P1、N3截止，输出OUT=VDD2。
由图可知，这种输出结构不同于一般的互补输出结构。这种电路结构的长处在于：它能够用前级的数字电平，驱动后边的功率级电路，这关于一般的推挽输出结构来说，是底子达不到的。
关于如图3所示的一般的CMOS互补输出结构，假定VDD2=200V、GND=0V、Vthn=15V、Vthp=-15V。若要使Vout=GND，即要使N管导通、P管截止，就需求满意①Vgs>Vthn；②VDD2-Vgs-Vthp。这样，栅极电压Vgs至少应该等于VDD2+Vdtp，即Vgs至少应为200-15=185V，这就需求在芯片中参加电平转化电路，将CMOS数字电平提升到能够驱动功率管的高电平。关于40路输出的μPD16305来说，能够幻想它所点的体积将是巨大的，因而不利于芯片的集成。
2 μPD16305来说，PDP驱动电路中的运用
μPD16305是一种CMOS结构的高压驱动电路，运用十分灵敏。其输入能够是TTL电平，也能够是CMOS电平，高压输出调理规模可从0V～200V。其内部有一内置二极管，此二极管的阳极接在μPD16305的Vss2端，阴极接在μPD16305的VDD2端。因为PDP驱动电极（Y）波形呈现有多种电压，所以驱动芯片μPD16305供给安稳、稳定的电源电压是不可能完结该波形的。处理多电源电压的办法是将μPD16305的高压电源和高压地“浮”起来运用，使驱动芯片的电源脚和地脚在不同时间与同电压相接，从而使芯片输出契合相应的要求。
在保持期里，一切Y电极的波形完全共同。但在寻址期中扫描寻址时，各行的Y电极有用时间不同，呈现有多种电压。所以在保持期和寻址期，能够经过MOS开关管的不同状况，使驱动芯片的电源脚和地脚在不同时间与不同电压相接，以得到所需求的波形。这种衔接方法下降了输出级MOS管上的电压，运用起来有很大地步。
在驱动PDP时，在保持期和寻址期的初始化阶段，运用的是μPD16305的全高或全低作业状况（可参见表3）；而在寻址期的扫描阶段，运用的是μPD16305的移位作业状况，以完结逐行扫描。
μPD16305作为行驱动器运用时，操控信号与μPD16305的详细衔接方法如图4所示。
μPD16305的操控信号中，信号R/L可直接接到低压电源VDD1上。因为在驱动电路中，只在逐行扫描阶段才运用了移位功用，而且移位是执政一个方向进行的，因而没有必要添加额定的信号产生器，将期接至某一固定电位即可。
其它的操控信号如A、CLK、STB、CLK等，可根据从PDP屏上测得的数据，用可编程逻辑器材来产生，这儿咱们选用的是Altera公司的FLEX10K10系列的芯片。
电源信号和地信号是经过电平转化电路驱动功率MOS开关管供给的，电平转化电路的操控时序由CPLD产生。终究产生的驱动波形如图5所示。
在实践运用中，要确保μPD16305一切的UDD1、VDD2、Vss1、Vss2管脚都要被运用，而且Vss1和Vss2有必要接到同一电位上；因为μPD16305的管脚33在芯片内部被衔接到了封装外壳上，所以有必要确保此管脚开路，不能运用；为了避免器材产生闩锁效应，加电源时有必要依照先加VDD1、再加逻辑信号、最终加VDD2的次序进行；关断电源时，依照相反的次序进行操作。
