FPGA的硬件规划不同于DSP和ARM体系，比较灵敏和自在。只需规划好专用管脚的电路，通用I/O的衔接能够自己界说。因而，FPGA的电路规划中会有一些特别的技巧能够参阅。
2.3.1 管脚兼容性规划
前面的内容提到过，FPGA在芯片选项的时分要尽量挑选兼容性好的封装。那么，在硬件电路规划时，就要考虑怎么兼容多种芯片的问题。
例如，赤色飓风II代－Altera的开发板便是兼容了EP1C6Q240和EP1C12Q240两个类型的FPGA。这两个芯片有12个I/O管脚界说是不同的。在EP1C6Q240芯片上，这12个I/O是通用I/O管脚，而在EP1C12Q240芯片上，它们是电源和地信号。
为了能确保两个芯片在相同的电路板上都能作业，咱们就必须依照EP1C12Q240的要求来把对应管脚衔接到电源和地平面。由于，通用的I/O能够衔接到电源或许地信号，可是电源或许地信号却不能作为通用I/O。
在相同封装、兼容多个类型FPGA的规划中，一般的准则便是依照通用I/O数量少的芯片来规划电路。
2.3.2 依据电路布局来分配管脚功用
FPGA的通用I/O功用界说能够依据需求来指定。在电路图规划的流程中，假如能够依据PCB的布局来对应的调整原理图中FPGA的管脚界说，就能够让后期的布线作业更顺畅。
例如，如图2.1所示，SDRAM芯片在FPGA的左边。在FPGA的管脚分配的时分，应该把与SDRAM相关的信号安排在FPGA的左边管脚上。这样，能够确保SDRAM信号的布线间隔最短，完成最佳的信号完整性。
2.3.3 预留测验点
现在FPGA供给的I/O数量越来越多，除了能够满意规划需求的I/O外，还有一些剩下I/O没有界说。这些I/O能够作为预留的测验点来运用。
例如，在测验与FPGA相连的SDRAM作业时序状况的时分，直接用示波器丈量SDRAM相关管脚会很困难。并且SDRAM作业频率较高，直接丈量会引进额定的阻抗，影响SDRAM的正常作业。
假如FPGA有预留的测验点，那么能够即将测验的信号从FPGA内部指定到这些预留的测验点上。这样既能测验到这些信号的波形，又不会影响SDRAM的作业。
假如电路测验过程中发现需求飞线才干解决问题，那么这些预留的测验点还能够作为飞线的过渡点。
