本文首要介绍了查表算法和Cordic算法原理,在这两种算法基础上,用Verilog HDL语言对32位定点数的正余弦函数进行了编程规划,结合仿真归纳成果,对这两种办法从运算精度,运算速度和占用硬件资源几方面进行了剖析.从而选用不通过浮点定点转化,直接在Cordic算法改善的基础上完成32位浮点数的正余弦函数FPGA规划.最终,对这三种完成办法进行了归纳点评.
32位定浮点数正余弦函数FPGA完成办法.pdf
32位定浮点数正余弦函数FPGA完成办法
本文首先介绍了查表算法和Cordic算法原理,在这两种算法基础上,用Verilog HDL语言对32位定点数的正余弦函数进行了编程设计,结合仿真综合结果,对这两种方法从运算精度,运算速度和占用硬件资源
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/bandaoti/195041.html
