0 导言
跟着电力电子技术的开展，越来越多的非线性器材应用到电网中，给电网带来了严峻的谐波污染，致使供电电压波形畸变。现在，电力体系谐波污染与功率因数下降、电磁搅扰已并列为电力体系的三大公害。谐波的损害不只影响供电质量，而且对用电设备也会形成严峻的损耗，如增加设备的温升，使绝缘部分老化，影响设备的作业质量，缩短设备寿数，而且会影响电能计量设备的精确性。谐波污染使线性用户发生不必要的费用，而非线性用户作为谐波污染源，反而会少计量电能，这是极端不公平的[1]。因而，对电网中的谐波进行精确的丈量，以此来对谐波源进行管理，是进步当今供电质量的重要措施。为此，本文以高精度的数字信号处理芯片TMS320VC5409[2]为体系中心，规划了关于谐波的实时丈量与核算设备，用来对电网信号进行实时采样、谐波剖析和核算成果显现。
1 硬件结构和功用
本体系首要是由中心DSP、模数转化电路、液晶显现电路以及键盘电路组成。电网信号经过电压互感器和电流互感器后，由信号调度电路变为模数转化电路能够处理的信号，然后送入模数转化电路，将模仿信号变为离散的数字信号，采样到的数据经过DSP芯片的剖析核算后送入到液晶电路，对核算后的数据进行显现，以供检查。键盘首要用来操控液晶对数据的显现，操控液晶进行翻页等功用，体系框图如下：
图1 体系的整体框图
1.1 采样同步及A/D转化
电网体系中的电流和电压是含有屡次谐波且基频不稳定的信号，当采样信号的频率和被采样信号的频率不同步时就会发生频谱走漏，影响谐波丈量的精确性。在谐波丈量的丈量过程中，选用何种办法对信号进行精确的采样是要害的一步，沟通讯号的采样办法包含：同步采样法、准同步采样法和非整周期采样法。本文选用同步采样法，为了到达同步采样的意图，对每周期的信号采样相同的点数，本文运用锁相倍频电路来发生同步采样脉冲信号，电路是由锁相环芯片74VCH4046和CPLD构成的，被测信号经过一个方波电路，变成所需求的方波信号，然后由锁相环芯片和CPLD对信号进行同步和512倍频，然后在被采样的信号的一个周期内发生512个采样脉冲信号，操控模数转化电路对信号进行采样和A/D转化。74VHC4046能使输出信号的相位跟着输入信号的相位做出改动，终究到达信号的同步。所以这个锁相倍频电路不需求软件的干涉，节省了软件资源；又由于此电路一切功用均由硬件完结，还提升了检测的速度。
本规划选用 ADI 公司的高速高精度模数转化芯片 AD7656，其内部具有6个独自的16位ADC，能够完成6路同步采样。最高采样速率可达250kS/S，双极性模仿输入，片上具有电压参阅源和参阅缓冲，也能够由外部引进参阅源，转化后数据有串行和并行传输方法。AD7656和DSP的衔接方如下：
图2 AD7656和DSP的衔接图
在本体系中AD7656与DSP选用并行数据传输方法，将CONVSTA、CONVSTB、CONVSTC并在一同，以发动6路AD一起采样，发动信号由采样信号操控，不需求DSP的干涉。AD7656的片选信号ADCS、读信号RD、复位信号ADRST由DSP经过CPLD来发生操控逻辑，下图为AD7656的并行读时序图：
图3 AD7656并行读时序图
在并行形式下，当ADBUSY信号变低时阐明转化完毕，ADBUSY信号衔接到DSP的外部中止0，以中止的方法告诉DSP对转化后的数据进行读取。此刻将/CS和/RD都置低使能输出总线，转化后的数据被输出到并行数据总线上，DSP就能够顺次进行6路输出信号的读操作。
1.2 DSP中心电路
本体系的处理中心选用TI公司的TMS320VC5409，它是16位的定点DSP，除了DSP通用的结构特色以外，它还具有：16K×16的片上ROM，32K×16位的片上双寻址RAM，具有丰厚的片上外设：软件可编程等候周期发生器（SWWSR）和可编程分区转化逻辑电路（BSCR），片上锁相环时钟发生器，3个多通道缓冲串行口（McBSP），增强的8位并行主机接口（HPI），6通道的DMA操控器，本芯片也可在低功耗情况下作业。
此DSP的中心电压是1.8V，I/O电压是3.3V，而其他的器材大多是5V的驱动电压，所以本体系选用ALTERA公司的CPLD——EPM7128AETC100-10进行电平转化和逻辑操控，首要用来DSP与其他芯片之间的通讯与地址译码。由于在本体系中需求对采样的数据进行很多的运算，发生的数据再加上运转的程序使DSP的片上存储资源绰绰有余，所认为DSP外扩了FLASH和RAM存储器[3]。
1.3 液晶显现电路
本规划选用的是LCM128645ZK液晶进行显现，本液晶模块的液晶屏幕为128*64，可显现4行，每行可显现8个汉字。与DSP能够进行并行8位/4位和串行3线/2线的衔接方法。中文液晶显现模块可完成汉字、ASCII码、点阵图形的同屏显现，广泛的应用于各种仪器仪表、家用电器和决心产品上作为显现器材。本体系中液晶与DSP之间选用串行数据传输方法，液晶的第15引脚（并行/串行传输方法挑选引脚）接地时，液晶为串行作业形式。此刻液晶的第5引脚为串行数据线，第6引脚为串行输入脉冲。DSP经过这2 个引脚即可在液晶上显现出数据或波形。液晶的6脚与DSP串口2的缓冲串行口数据发送端BDX2引脚相连，作为时钟信号，5脚与串口2的帧同步脉冲输出端BFSX 2引脚相连，DSP串口的这俩根引脚被设置为通用输入输出引脚GPIO。当DSP将数据处理完后经过这俩根引脚将核算后的数据送到液晶进行显现。下图是本液晶的串行传输时序图：
图4 液晶串行传输时序图
当片选信号CS为高电平时，同步时钟线（SCLK）上输入的信号才会被接纳，另一方面，当片选信号（CS）为低电平时，模块内部的串行传输计数与串行材料将会被重置，也就是说在此状态下，传输中的材料将被停止铲除，而且将待传输的串行材料计数重设回第一位，因而，模块挑选引脚（CS）可被固定接到高电平。
模块的同步时钟线（SCLK）具有独立的操作，可是当有接连多个指令需求被传输时，有必要的确比及一个指令彻底履行完结后才干传送下一笔材料，由于模块内部没有传送/接纳缓冲区。
2. 体系的软件规划
本体系的软件首要是完结对信号的采样、对采样数据的FFT改换[4]、对改换后的数据进行谐波的各项参数（谐波的幅值、有功功率、视在功率、功率因数、谐波含量）等的核算以及对核算后的数据进行显现等。软件流程图如下：
图5 软件流程图
由于本体系运用的是定点DSP，而采样数据经过FFT运算今后发生的数据为浮点数，直接进行浮点数运算不能满意体系的实时性要求，经过TI自带函数库中关于FFT函数的调用，能够到达体系对实时性的要求。
3、规划成果测验与剖析
最终运用达盛科技的NC-2100归纳规划试验台对本体系进行了测验，该实验台能够输出俩路信号并进行混频，一路输出50HZ的基波信号，另一路顺次输出150、250、350、450、550HZ的信号，既3、5、7、9、11次谐波，两路信号进行混频后输入到体系，别离进行1%和10%谐波含量的测验，测验成果如下：
表1 各相顺次加1%的各次谐波的测验成果
表2 各相顺次加10%的各次谐波的测验成果
4、完毕语
本体系以数据处理才能强壮的16位定点DSP芯片TMS320VC5409为数据的处理中心，充沛的运用了DSP强壮的数据处理才能，对采样到的数据进行了FFT改换和谐波剖析，且改体系的精度较高。
