摘 要： 给出一种TMS320C30／PLD体系与PC104经过规范并行接口进行双向通讯时扩展并口的办法，给出了硬件完成电路的框图，剖析了通讯进程中握手信号的时序联系，并排出了通讯测验程序的流程图。
关键词： 数字信号处理（DSP） 可编程逻辑器材（PLD）VHDL并行通讯
TMS320C30是TI公司的通用DSP芯片，它有很强的浮点／定点数据运算才干和很高的处理速度，特别适合于进行实时的数据收集及运算处理如FFT，FIR、IIR滤波等。可是，DSP一般I／O才干及文档处理才干较弱，所以，常常将DSP体系与PC104组成主机／从机体系，由PC104背负体系的各模块分机的办理、I/O设备的通讯、文档处理等使命；而由DSP完成数据收集和实时处理。
由于C30没有规范通讯接口，需求进行扩展。与PC机的通讯能够经过规范异步串口进行，也能够经过规范并口进行，串口的特点是抗干扰才干强、衔接较简略、编程也较便利，因此运用较广泛；但在对实时性要求较高的场合，其通讯速度往往不能满足要求，这时能够经过规范并口进行。规范并口的扩展能够选用通用并行接口芯片，如8255、TL16C552等。可是，由于现在的数字电路体系一般都包括PLD，能够运用PLD的资源进行并行口的扩展，这样做有许多长处：运用现有资源，节约器材本钱；节约电路板尺度；功用的修正或扩展较简单，便于与今后新的接口规范兼容；由于能够依据实际需求对通用接口芯片的功用进行简化，软、硬件的规划都愈加便利。
１ PC104的并口结构
PC104的并行接口能够作业在PC/AT办法，在这种办法下，接口只能输出数据，首要用于操控打印机等输出设备。也能够作业在PS/2办法，在这种办法下，它能够双向传输数据，咱们就选用这种办法进行PC104与DSP的通讯，C30的并口也选用与PC104兼容的结构和编程办法。
规范并口的信号界说如表１所示。
其间包括八位双向数据线（PD0~PD7），四根操控线（输出）和五根状况线（输入）。
规范双向并口的操控寄存器如表２所示。
寄存器位的界说与相应信号线的界说相同。可是，信号BSY、AFDn、STBn与寄存器中的界说是互为反向联系的，在编程时要注意。DIR操控数据的流向，为0时输出，为1时输入。PRINTn是打印机中止状况位，没有运用；INT2EN是中止答应操控位，能够不必，对这两个寄存器位不做更多阐明。
２并口扩展的办法
2.1 硬件结构
咱们选用四线握手制进行通讯，其衔接如图１所示。
依据这种要求咱们能够规划出所需求的并行接口，如图２所示。与规范并口比较，它只作业在双向办法；状况线、操控线都少一些可是能够依据实际情况扩大；与CPU的接口选用了较为简化的规划，信号界说如下：CF[7..0]为C30的扩展数据总线的低八位，XA[1..0]为扩展地址总线的低二位，CS为片选信号，XR/Wn为扩展总线的读写操控信号，IOSTRBn为扩展总线的选通脉冲，INT为并口的中止信号输出，采
用ACKn的下降沿触发V30中止，与规范并口不同(上升沿)；寄存器的地址偏移量选用与规范并口相同的办法，基地址则能够由体系的规划决议。
并行接口的规划选用VHDL言语来描绘，以适用于不同的PLD器材。
2.2 时序剖析
下面咱们描绘通讯进程的时序联系。通讯程序在发送时选用查询办法，而接纳时则选用中止办法。由于PC104与C30履行程序的速度不同，处理中止的办法也不同，因此PC104发往C30与C30发往PC104时的握手信号的时序也有一些差异，图３、图４分别是两种情况下的时序图。图中，只标出了时序的先后联系，详细的数值要恪守并口的规范并在程序调试中确认。
由于PC104的STBn的后沿(上升沿)是个斜坡(10μs)左右发送完一个字节后，要延时一段时刻，待sTBn安稳后，才干发送下一个字节；不然，C30的中止不能牢靠触发，将形成通讯的过错。发送速率为每字节15μs左右。
这种情况下约束发送速度的要素首要是PC104响应和处理通讯中止的时刻，对C言语编写的接纳程序进行优化也能够使通讯速度操控在15μs左右。
2.3 软件流程图
下面咱们举一个例子来阐明PC104与C30进行通讯的进程。在这个调试程序中，PC104先发送一组数据，C30接受完后再回来一组数据给PC104，然后通讯完毕。图５、图６、图７、图８描绘的分别是PC104上的主程序、接纳中止服务子程序、C30上的主程序以及接纳中止服务子程序的流程图。
