某定向设备选用多普勒效应测向原理，即当天线振子做圆周运动时，天线振子自身与方针信号源就会发生相对速度，使振子感应到的信号发生了多普勒频移，经过对振子感应信号相位的处理，然后抵达测向的意图。而为了进步天线体系的牢靠性、安稳性以及数据处理的可行性，采纳的办法是使用脉冲电信号顺次打通天线8根振子，经过取样的步进办法替代振子的机械圆周旋转，因而规划一个安稳牢靠的天线选通电路就成为了体系的首要方针。传统的办法一般都是选用数字集成块电路完结，一方面需求的集成块较多，电路板较大;二是简单遭到外界的影响，脉冲的相位对准相对较难。为了处理以上问题，本文选用FPGA技能，对此电路进行了从头规划，并在电路规划进程中使用Quartus II软件对规划电路进行了功用的模仿仿真，进步了电路规划的牢靠性，简化了电路规划与调试的难度，缩短了开发周期，有用的下降了开发本钱，进步了设备出产、晋级换代的功率。
1 电路规划
1.1 规划思维
本电路选用典型的自顶向下(Top—Down)规划结构。便是从体系全体要求动身，在顶层进行功用结构的区分和规划，在方框图一级进行仿真与纠错，并用硬件言语对高层次的体系行为进行描绘，在体系一级进行验证。这样以来，有利于前期发现结构规划中的失误，防止规划糟蹋，一起减少了逻辑功用的仿真量，进步了规划的一次性成功率。
详细到本电路的规划，因为信号源选用的是规范为1224 kHz晶振，所要得到的打通天线振子的脉冲信号是8路有用电平顺次抵达的脉冲信号，即要求8路脉冲信号的相位顺次严厉对应。终究对低电平有用的打通脉冲进行反向驱动扩大，然后得到咱们所需求的天线打通脉冲，操控天线振子顺次导通，完结多普勒效应测向。结合以上对电路功用的根本剖析，使用自顶向下结构对电路进行规划，从输入输出信号联系看，需求由频率高的信号得到信号较低的信号，因而，首要需求对信号进行分频，一起因为信号源发生的是1路脉冲信号，而要得到的是8路打通讯号，所以电路还要包括一个8分路的功用电路，详细能够选用计数、译码器来完结。
经过以上的剖析，将电路全体功用分步、分模块完结，首要进行分频，将晶体振荡器信号进行分频，开始得到一路1.36 kHz方波信号，然后再将此一路方波信号分红8路170Hz打通脉冲信号，并使8路脉冲信号的有用电平顺次呈现，严厉对准，确保在同一时间内只且只要一根振子被打通，然后满意体系的要求，综上所述，本电路中要包括分频模块、计数模块和译码模块(分路)以及外围电路。
1.2 硬件电路原理示意图
依据规划思维中对电路规划的剖析，信号源和反向驱动扩大电路为外围电路，中心对信号的处理经过FPCA来完结，详细示意图如图1所示。
1.3 FPGA电路的VHDL编程完结与剖析
本文中电路选用了典型的Top-Down规划结构，也便是将电路分化成几个相对独立的功用模块，经过VHDL编程完结后，生成独立的元件，然后在TOP结构下调用生成的功用模块或库中已有的模块，完结所要规划的电路，然后满意电路功用的要求。因而电路能够分化成了分频模块和计数译码模块(8分路)两大独立的规划单元，详细完结如下。
1.3.1 分频模块
设备中信号源频率为1 224 kHz，因而要得到1.36kHz信号，便是对信号进行900分频。经过VHDL言语能够直接完结900分频，并得到占空比为1：1的分频信号，但此计划进程上钩数值较大，不利于电路完结，因而本文中选用多级分频电路串联的办法来完结，即选用三级分频电路，榜首级完结9分频(输出信号占空能够为1：1，也能够不是)，后两级选用10分频(输出信号占空比1：1)，防止了单个进程计数过大的缺陷，一起也满意体系规划的需求。其间9分频详细程序(占空比不是1：1)如下：
源代码：
以上是9分频模块的源代码，输出信号占空比不是1：1，但不影响后面临信号的处理。在10分频模块中选用输出占空比为1：1的办法，详细完结代码如下。
源代码：
1.3.2 计数译码模块
要将1.36 kHz方波信号转换成8路170 Hz的打通脉冲信号，能够经过计数和译码来完结。详细模块规划为选用三位输出的计数器和3—8译码器。其间VHDL源程序能够引证现成的规范源代码来完结，也能够依据实践情况自行编写，比较简单，这儿不再罗列。一起关于计数、译码这样的通用模块，能够在Top结构中直接从库中调用。
2 电路的功用仿真及成果
2. 1 电路功用仿真
本电路的规划选用了Quartus II软件进行功用仿真。Quartus II是Altera供给的现场可编程门阵列(FPGA)和杂乱可编程逻辑器材(CPLD)开发归纳环境。Quartus II支撑Altera的IP核，包括了LPM/MegaFunetion宏功用模块库，使用户能够充分使用老练的模块，简化了规划的杂乱性，加快了规划速度。此外，Quartus II经过和DSP Builder东西与Matlab/Simulink相结合，能够方便地完结各种DSP使用体系。其支撑Altera的片上可编程体系开发，集体系级规划、嵌入式软件开发、可编程逻辑规划于一体，是一种归纳性的开发渠道，适用于实践电路的规划与仿真，能够大大缩短电路开发的周期，进步规划的功率。
在分层电路规划中，Quartus II能够选用两种结构。榜首种结构便是每个模块别离树立一个工程文件，在每个工程中别离调试单元电路，调试经往后，生成器材，然后再TOP中调用元件即可;另一种便是一切模块文件一致放在一个工程文件中，每个模块调试时设置成置顶即可，相互之间没有影响，然后生成器材在Top文件中进行调用。本文电路的规划与仿真选用了第二种办法，一致放置在一个工程文件中，便于文件的办理，进步了规划与仿真进程的功率。
关于TOP-Down结构，顶层规划有两种输入办法，一种是选用VHDL言语编程，使用例化句子将各个组成模块进行逻辑衔接，然后完结电路功用;另一种办法便是选用电路图输入办法，别离调用库中已有或编程生成的器材，终究完结电路规划完结。本文规划电路选用原理图输入的办法，在Top结构中终究构成的电路原理图如图2所示。
2.2 仿真成果与剖析
2.2.1 分频模块仿真成果
本电路中共有3级分频电路，选用串联办法衔接，别离为一级9分频和两级10分频，需求得到占空比为1：1的信号，因而10分频电路输出有必要为占空比为1：1的方波信号，单10分频模块仿真成果如图3所示，能够得到占空比1：1的方波信号，满意了电路的规划要求。
2.2.2 选通电路仿真成果
从上文中能够知道，规划天线选通电路的意图便是发生8路天线打通脉冲，且有用脉冲应该是顺次呈现的，每一时间有且仅有一路信号是有用的，一起还应依照次序顺次有用。本规划全体电路功用仿真成果如图4所示。从仿真成果中能够看出，在输入一路时钟(CLK)信号的情况下，8路输出端中每一时间仅有1位为0，也便是1位有用，且为0的位是按次序顺次呈现的，因而电路规划输出成果满意体系对电路的要求，一起也阐明电路规划是成功的。
3 定论
本文选用VHDL言语的层次化和模块化的规划办法，对体系的逻辑行为进行描绘，然后经过归纳东西进行结构的归纳、编译、仿真，可在短时间内规划出高效、安稳、契合要求的电路体系，并且在不改变顶层文件的情况下即可恣意晋级、完善模块电路。硬件描绘言语VHDL为规划供给了更大的可移植性和可扩展性，使程序具有更高的通用性，较好的抵达了体系对本电路的要求。一起，依据VHDL言语的FPGA技能是近年来新式技能，功用强大，速度快，使用范畴光，在军事、医疗、通讯、视频技能等范畴都得到了广泛的使用。尽管现在使用FPGA本钱偏高，可是跟着产值的添加和使用的进一步拓宽，本钱必将进一步下降。因而，本文中电路规划选用了FPGA技能，契合设备未来开展需求，为将来设备的晋级换代供给了必要保证。
