Σ-Δ型ADC是当今信号收集和处理系统规划人员的工具箱中必不可少的底子器材。本文的意图是让读者对Σ-Δ类型ADC拓扑结构背面的底子原理有一个底子了解。本文探讨了与ADC子系统规划相关的噪声、带宽、树立时刻和一切其他要害参数之间的权衡剖析示例，以便为精细数据收集电路规划人员供给布景信息。
它一般包含两个模块：Σ-Δ调制器和数字信号处理模块，后者一般是数字滤波器。Σ-Δ型ADC的扼要框图和首要概念如图1所示。
图1.Σ-Δ型ADC的要害概念。
Σ-Δ调制器是一种过采样架构，因而，咱们从奈奎斯特采样理论和计划以及过采样ADC操作开端评论。
图2比较了ADC的奈奎斯特操作、过采样计划和Σ-Δ调制(也是过采样)计划。
图2a显现了ADC以规范奈奎斯特方法运转时的量化噪声。这种情况下，量化噪声由ADC的LSB巨细决议。FS为ADC的采样速率，FS/2为奈奎斯特频率。图2b显现的是同一转化器，不过现在它以过采样方法运转，采样速率更快。采样速率进步K倍，量化噪声扩展到K × FS/2的带宽上。低通数字滤波器(一般带抽取功用)可消除蓝色区域之外的量化噪声。
图2a.奈奎斯特计划。采样速率为FS ，奈奎斯特带宽为FS /2。
图2b.过采样计划。采样速率为K × FS。
图2c.Σ-Δ型ADC计划。过采样和噪声整形，采样速率为FMOD = K × FODR。
Σ-Δ调制器多了一个特性，那就是噪声整形，如图2c所示。模数转化的量化噪声被调制整形，从低频移动到较高频率(一般如此)，低通数字滤波器可将其从转化成果中消除。Σ-Δ型ADC的噪底由热噪声决议，而不受量化噪声的约束。
采样、调制、滤波
Σ-Δ型ADC运用内部或外部采样时钟。ADC的主时钟(MCLK)常常要先分频，再交由调制器运用;阅览ADC数据手册时应留意这点，并了解调制器频率。传送到调制器的时钟设置采样频率FMOD。调制器以该速率将数据输出到数字滤波器，从而数字滤波器(一般为低通，带抽取功用)以输出数据速率(ODR)供给数据。图3显现了这一进程。
