导言
短波通讯是一种能进行远距离传输，而对电台的要求相对较低的通讯体系。短波具有的远距离通讯才能和电台具有的较高机动性等特色，使其在军事通讯领域中具有重要的使用价值。但是，短波信道频带窄，传达特性不稳定，搅扰严峻，信号易被敌人截获、测向和搅扰。一种有用的抗搅扰办法便是将扩展频谱通讯技能及猝发通讯技能使用于短波通讯中，进行短波超快速扩频猝发通讯。跟着现代通讯技能的飞速发展，特别是扩频技能在第三代移动通讯中的成功使用，为完结扩通讯和猝发扩频数据传输奠定了技能根底。超大规模集成电路和高速信号处理器高效的处理才能和处理速度也为完结短波猝发扩频数据传输供给了杰出的硬件渠道。
本文首要给出了一种DS-QPSK短波扩频猝发通讯的体系计划，侧重对其间的同捕获技能进行了研讨，选用滑动相关法来完结序列的同步，并运用Matlab东西对其进行了仿真。然后选用TMS320VC33、TMS320VC5509和ALTERA公司的Cyclone系列FPGA构建了硬件渠道，给出了DSP+FPGA的混合硬件完结计划。
短波扩频猝发通讯体系计划
体系构成
本体系选用了直接序列扩频技能来完结无线短波数据的发送和接纳。详细完结是用32位的沃尔什序列对信息速率为2.4Kbps的数据进行直接序列扩频。在接纳端使用扩频码的正交性对数据进行相关解扩，康复出原始信息，并且因为QPSK调制技能抗噪声功用强，频谱使用率高，结构简略，所以这儿选用它作为数据调制办法。数据传输选用超快速猝发通讯办法，即每次通讯的时隙限定在100ms左右，发送时隙随机散布，难以被捕获和搅扰。每个时隙的数据发送前要发送一段同步头，用来完结扩频码的辨认、扩频码的同步、帧同步和频差估量等使命，接纳端依据同步头取得的信息对数据进行解扩康复。为了改进功用，运用RAKE接纳技能来接纳数据，为了进一步进步体系的抗搅扰才能，还对信息进行了1/2卷积编码，接纳端选用Viterbi译码。体系的根本框图组成如图1所示，分红发射和接纳两部分，别离完结数据的发送和接纳功用。
体系同步计划
关于扩频体系，接纳机要从接纳信号中康复发送的数据信息，有必要对接纳信号进行解扩。解扩的完结依托本地发生与发送端相同的扩频序列，并且要求与接纳信号扩频序列同步，这是扩频体系中非常重要的环节。
扩频序列的同步分为捕获和盯梢两个阶段。捕获阶段完结扩频序列的粗同步，将收、发端扩频序列的相位差约束在一个码片或更小的范围内；盯梢阶段完结收、发端扩频序列的准确同步，让本地参阅信号准确盯梢接纳信号的相位改变。怎么牢靠的完结扩频序列的快速捕获是影响体系功用的要害。常用的同步捕获办法有滑动相关法、同步头法、跳频同步法、发射参阅信号法、匹配滤波器同步法等，而滑动相关法是一种最简略、最有用的捕获办法。本文选用的便是这种办法。确认信号捕获和完结码元同步，要求一起满意以下三个原则：①在接连4个接纳码元中至少有3个与预订同步码的次第相吻合；②接纳到的单音功率谱峰值高过门限；③各单音呈现峰值距离接连且次第正确。
在本体系中，因为选用的是猝发通讯方式，时隙较短，仅为100ms左右，因而能够以为信道短时平稳，发送数据的同步信息也能够一次确认，并且也能够为多径的每条途径上的时延也根本是稳定，因而只需由前导序列一次确认相关同步信息。因为发送的前导序列是两边约定好的正交码序列集，接纳端使用码字的正交性，用本地序列与接纳序列滑动相关，相关峰最大值所对应的方位即为同步点。如表1所示为发送数据帧结构。
同步序列由48个32位Walsh序列构成，选用了级联编码。第一层编码为沃尔什序列加扰码。关于沃尔什序列来说，同步情况下的自相关和相互关功用很好。但是在非同步的情况下，沃尔什序列的正交性变差，相关函数有较大的旁瓣值，形成信号间的搅扰。为减小旁瓣值，改进Walsh码的特性，用扰码乘以沃尔什序列，得到的新码作为前导序列的内码，则相关功用得到改进。第二层是对Walsh序列与48个相位组合的相乘，其间48个相位组合为 /4，3 /4，- /4，-3 /4的排列组合。经Matlab仿真取一组使所得到的相关峰较为抱负，如图2所示。
