MOS晶体管

MOSFET的结构

MOSFET是Metal-Oxide-SILicon Field Effect Transistor的英文缩写，平面型器材结构，依照导电沟道的不同可以分为NMOS和PMOS器材。MOS器材依据外表感应的原理，是运用笔直的栅压VGS完结对水平IDS的操控。它是多子（大都载流子）器材。用跨导描绘其扩大才干。MOSFET晶体管的截面图如图1所示在图中，S＝Source，G=Gate,D=Drain。

NMOS和PMOS在结构上彻底相像，所不同的是衬底和源漏的掺杂类型。简略地说，NMOS是在P型硅的衬底上，经过选择掺杂构成N型的掺杂区，作为NMOS的源漏区；PMOS是在N型硅的衬底上，经过选择掺杂构成P型的掺杂区，作为PMOS的源漏区。如图所示，两块源漏掺杂区之间的距离称为沟道长度L，而笔直于沟道长度的有用源漏区尺度称为沟道宽度W。关于这种简略的结构，器材源漏是彻底对称的，只要在运用中依据源漏电流的流向才干最终承认详细的源和漏。

器材的栅电极是具有必定电阻率的多晶硅资料，这也是硅栅MOS器材的命名依据。在多晶硅栅与衬底之间是一层很薄的优质二氧化硅，它是绝缘介质，用于绝缘两个导电层：多晶硅栅和硅衬底，从结构上看，多晶硅栅-二氧化硅介质-掺杂硅衬底(Poly-Si–SiO2–Si)构成了一个典型的平板电容器，经过对栅电极施加必定极性的电荷，就必定地在硅衬底上感应等量的异种电荷。这样的平板电容器的电荷效果办法正是MOS器材作业的根底。

MOS管的模型
MOS管的等效电路模型及寄生参数如图2所示。图2中各部分的物理含义为：

（1）LG和RG代表封装端到实践的栅极线路的电感和电阻。

（2）C1代表从栅极到源端N+间的电容，它的值是由结构所固定的。

（3）C2+C4代表从栅极到源极P区间的电容。C2是电介质电容，共值是固定的。而C4是由源极到漏极的耗尽区的巨细决议，并随栅极电压的巨细而改动。当栅极电压从0升到敞开电压UGS（th）时，C4使整个栅源电容添加10%～15%。

（4）C3+C5是由一个固定巨细的电介质电容和一个可变电容构成，当漏极电压改动极性时，其可变电容值变得相当大。

（5）C6是随漏极电压改换的漏源电容。

MOS管输入电容（Ciss）、跨接电容（Crss）、输出电容（Coss）和栅源电容、栅漏电容、漏源电容间的联系如下：

作业特色
栅极操控器材，源、漏分散区为反偏pn结，外加电压，器材不导通，处于阻隔状况；外加栅极电压，直到电压抵达一个阈值（称为阈值电压VT），器材导通。

以SiO2为栅介质时，叫MOS器材，这是最常运用的器材办法。历史上也呈现过以Al2O3为栅介质的MAS器材和以 Si3N4为栅介质的MNS 器材，以及以SiO2+Si3N4为栅介质的MNOS器材，统称为金属-绝缘栅-半导体器材–MIS 器材。

以Al为栅电极时，称铝栅器材。以重掺杂多晶硅(Poly-Si) 为栅电极时， 称硅栅器材。它是当时MOS器材的干流器材。 硅栅工艺是运用重掺杂的多晶硅来代替铝做为MOS管的栅电极，使MOS电路特性得到很大改进，它使|VTP|下降1.1V，也简略取得适宜的VTN值并能进步开关速度和集成度。

硅栅工艺具有自对准效果，这是因为硅具有耐高温的性质。栅电极，更切当的说是在栅电极下面的介质层，是约束源、漏分散区鸿沟的分散掩膜，使栅区与源、漏交迭的密勒电容大大减小，也使其它寄生电容减小，使器材的频率特性得到进步。别的，在源、漏分散之前进行栅氧化，也意味着可得到浅结。

铝栅工艺为了确保栅金属与漏极铝引线之间有必定的距离，要求漏分散区面积要大些。而在硅栅工艺中掩盖源漏极的铝引线可重迭到栅区，这是因为有一绝缘层将栅区与源漏电极引线离隔，然后可使结面积削减30%~40%。

硅栅工艺还可进步集成度，这不仅是因为分散自对准效果可使单元面积大为缩小，而且因为硅栅工艺可以运用“二层半布线”即一层铝布线，一层重掺杂多晶硅布线，一层重掺杂的分散层布线。因为在制造分散层时，多晶硅要起掩膜效果，所以分散层不能与多晶硅层穿插，故称为两层半布线．铝栅工艺只要两层布线：一层铝布线，一层分散层布线。硅栅工艺因为有两层半布线，既可使芯片面积比铝栅缩小50%又可添加布线灵活性。

当然，硅栅工艺较之铝栅工艺杂乱得多，需添加多晶硅淀积、等离子刻蚀工序，而且因为外表层次多，台阶比较高，外表断铝，添加了光刻的困难，所以又开展了以Si3N4作掩膜的部分氧化LOCOS–Local oxidaTIon on silicon (又称为 MOSIC 的部分氧化阻隔工艺Local OxidaTIon IsolaTIon for MOSIC) ，或称等平面硅栅工艺。

分散条连线因为其电容较大，漏电流也较大，所以尽量少用，一般是将相应管子的源或漏区加以延伸而成。分散条也用于短连线，留意分散条不能跨过多晶硅层，有时把这层连线称为“半层布线”。因硼分散薄层电阻为30～120Ω/□，比磷分散的R□大得多，所以硼分散连线引进的散布电阻更为可观，分散连线的寄生电阻将影响输出电平是否符合规范值，一同也因加大了充放电的串联电阻而使作业速度下降。因而，在CMOS电路中，当运用硼分散条做连线用时要考虑到这一点。

当在NMOS的栅上施加相关于源的正电压VGS时，栅上的正电荷在P型衬底上感应出等量的负电荷，跟着VGS的添加，衬底中挨近硅-二氧化硅界面的外表处的负电荷也越多。其改动进程如下：当VGS比较小时，栅上的正电荷还不能使硅-二氧化硅界面处堆集可运动的电子电荷，这是因为衬底是P型的半导体资料，其间的大都载流子是正电荷空穴，栅上的正电荷首先是驱逐外表的空穴，使外表正电荷耗尽，构成带固定负电荷的耗尽层。

这时，虽然有VDS的存在，但因为没有可运动的电子，所以，并没有显着的源漏电流呈现。添加VGS，耗尽层向衬底下部延伸，并有少量的电子被吸引到外表，构成可运动的电子电荷，跟着VGS的添加，外表堆集的可运动电子数量越来越多。这时的衬底负电荷由两部分组成：外表的电子电荷与耗尽层中的固定负电荷。假如不考虑二氧化硅层中的电荷影响，这两部分负电荷的数量之和等于栅上的正电荷的数量。当电子堆集抵达必定水平常，外表处的半导体中的大都载流子变成了电子，即相关于本来的P型半导体，具有了N型半导体的导电性质，这种状况称为外表反型。

依据晶体管理论，当NMOS晶体管外表抵达强反型时所对应的VGS值，称为NMOS晶体管的阈值电压VTN (Threshold voltage for N-channel transistor)。这时，器材的结构发作了改动，自左向右，从原先的 n+-p-n+结构，变成了n+-n-n+结构，外表反型的区域被称为沟道区。在VDS的效果下，N型源区的电子经过沟道区抵达漏区，构成由漏流向源的漏源电流。明显，VGS的数值越大，外表处的电子密度越大，相对的沟道电阻越小，在相同的VDS的效果下，漏源电流越大。

当VGS大于VTN，且必守时，跟着VDS的添加，NMOS的沟道区的形状将逐步的发作改动。在VDS较小时，沟道区根本上是一个平行于外表的矩形，当VDS增大后，相关于源端的电压VGS和VDS在漏端的差值VGD逐步减小，而且因而导致漏端的沟道区变薄，当抵达VDS=VGS-VTN时，在漏端构成了VGD=VGS-VDS=VTN的临界状况，这一点被称为沟道夹断点，器材的沟道区变成了楔形，最薄的点坐落漏端，而源端仍保持原先的沟道厚度。器材处于VDS=VGS-VTN的作业点被称为临界饱满点。

在逐步挨近临界状况时，跟着VDS的添加，电流的改动违背线性，NMOS晶体管的电流-电压特性发作曲折。在临界饱满点之前的作业区域称为非饱满区，明显，线性区对错饱满区中VDS很小时的一段。持续在必定的VGS条件下添加VDS (VDS>VGS-VTN)，在漏端的导电沟道消失，只留下耗尽层，沟道夹断点向源端趋近。因为耗尽层电阻远大于沟道电阻，所以这种向源端的趋近实践上位移值∆L很小，漏源电压中大于VGS-VTN的部分落在很小的一段由耗尽层构成的区域上，有用沟道区内的电阻根本上保持临界时的数值。因而，再添加源漏电压VDS，电流简直不添加，而是趋于饱满。这时的作业区称为饱满区。NMOS晶体管的电流—电压特性曲线如图3所示。

事实上，因为∆L的存在，实践的沟道长度L将变短，关于L比较大的器材，∆L/L比较小，对器材的功能影响不大，但是，关于短沟道器材，这个比值将变大，对器材的特性发生影响。器材的电流-电压特性在饱满区将不再是水平直线的性状，而是向上倾斜，也便是说，作业在饱满区的NMOS器材的电流将跟着VDS的添加而添加。这种在VDS效果下沟道长度的改动引起饱满区输出电流改动的效应，被称为沟道长度调制效应。衡量沟道长度调制的巨细可以用厄莱(Early)电压VA表明，它反映了饱满区输出电流曲线上翘的程度。

双极性晶体管的输出特性曲线形状与MOS器材的输出特性曲线类似，但线性区与饱满区恰好相反。MOS器材的输出特性曲线的参变量是VGS ，双极性晶体管的输出特性曲线的参变量是基极电流IB。衡量沟道长度调制的巨细可以用厄莱(Early)电压VA表明，它反映了饱满区输出电流曲线上翘的程度。

PMOS的作业原理与NMOS相类似。因为PMOS是N型硅衬底，其间的大都载流子是电子，少量载流子是空穴，源漏区的掺杂类型是P型，所以，PMOS的作业条件是在栅上相关于源极施加负电压，亦即在PMOS的栅上施加的是负电荷电子，而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层，不考虑二氧化硅中存在的电荷的影响，衬底中感应的正电荷数量就等于PMOS栅上的负电荷的数量。当抵达强反型时，在相关于源端为负的漏源电压的效果下，源端的正电荷空穴经过导通的P型沟道抵达漏端，构成从源到漏的源漏电流。相同地，VGS越负(绝对值越大)，沟道的导通电阻越小，电流的数值越大。

NMOS相同，导通的PMOS的作业区域也分为非饱满区，临界饱满点和饱满区。当然，不管NMOS仍是PMOS，当未构成反型沟道时，都处于截止区，其电压条件是：

VGS<VTN (NMOS)，VGS>VTP (PMOS)，

值得留意的是，PMOS的VGS和VTP都是负值。

以上的评论，都有一个前提条件，即当VGS=0时没有导电沟道，只要当施加在栅上的电压绝对值大于器材的阈值电压的绝对值时，器材才开端导通，在漏源电压的效果下，才干构成漏源电流。以这种办法作业的MOS器材被称为增强型(enhancement mode)，又称常封闭型(normally-off) MOS晶体管。所以，上面介绍的是增强型NMOS晶体管和增强型PMOS晶体管。

除了增强型MOS器材外，还有一类MOS器材，它们在栅上的电压值为零时(VGS=0)，在衬底上外表就现已构成了导电沟道，在VDS的效果下就能构成漏源电流。这类MOS器材被称为耗尽型(depleTIon mode)，又称常敞开型(normally-on) MOS晶体管。

耗尽型MOS晶体管分为耗尽型NMOS晶体管和耗尽型PMOS晶体管。关于耗尽型器材，因为VGS=0时就存在导电沟道，因而，要封闭沟道将施加相关于同种沟道增强型MOS管的反极性电压。对耗尽型NMOS晶体管，因为在VGS=0时器材的外表现已堆集了较多的电子，因而，有必要在栅极上施加负电压，才干将外表的电子“赶开”。相同地，对耗尽型PMOS晶体管，因为在VGS=0时器材的外表现已存在堆集的正电荷空穴，因而，有必要在栅极上施加正电压，才干使外表导电沟道消失。

使耗尽型器材的外表沟道消失一切必要施加的电压，称为夹断电压 VP (PINch-off)，明显，NMOS的夹断电压VPN<0，PMOS的夹断电压VPP>0。耗尽型NMOS晶体管夹断电压VP的符号为负。增强型NMOS晶体管阈值电压VT的符号为正。

耗尽型器材的初始导电沟道的构成首要来自两个方面：①栅与衬底之间的二氧化硅介质中含有的固定电荷的感应；②经过工艺的办法在器材衬底的外表构成一层反型资料。明显，前者较后者具有不确定性，二氧化硅中的固定正电荷是在二氧化硅构成工艺中或后期加工中引进的，一般是不期望存在的。后者则是为了取得耗尽型MOS晶体管而专门进行的工艺加工，一般选用离子注入的办法在器材的外表构成与衬底掺杂类型相反(与源漏掺杂类型相同)的区域，例如，为取得耗尽型NMOS管，在P型衬底外表经过离子注入办法注入Ⅴ价元素磷或砷，构成N型的掺杂区作为沟道。因为离子注入可以准确的操控掺杂浓度，因而器材的夹断电压值具有可控性。

综上所述，MOS晶体管具有四种根本类型：增强型NMOS晶体管，耗尽型NMOS晶体管，增强型PMOS晶体管，耗尽型PMOS晶体管。在实践的逻辑电路运用中，一般不运用耗尽型PMOS晶体管。

MOS管的开经进程
开关管的开关形式电路如图4所示，二极管但是外接的或MOS管固有的。开关管在注册时的二极管电压、电流波形如图5所示。在图5的阶段1开关管关断，开关电流为零，此刻二极管电流和电感电流持平；在阶段2开关导通，开关电流上升，一同二极管电流下降。开关电流上升的斜率和二极管电流下降的斜率的绝对值相同，符号相反；在阶段3开关电流持续上升，二极管电流持续下降，而且二极管电流符号改动，由正转到负；在阶段4，二极管从负的反向最大电流IRRM开端减小，它们斜率的绝对值持平；在阶段5开关管彻底注册，二极管的反向恢复完结，开关管电流等于电感电流。

图6是存储电荷高或低的两种二极管电流、电压波形。从图中可以看出存储电荷少时，反向电压的斜率大，而且会发生有害的振荡。而前置电流低则存储电荷少，即在空载或轻载时是最坏条件。所以进行优化驱动电路规划时应着重考虑前置电流低的状况，即空载或轻载的状况，应使这时二极管发生的振荡在可接受范围内。 

MOS晶体管的最高作业频率
MOS晶体管的最高作业频率被界说为：当对栅极输入电容CGC的充放电电流和漏源沟通电流的数值持平时，所对应的作业频率为MOS晶体管的最高作业频率。这是因为当栅源间输入沟通信号时，由源极添加(削减)流入的电子流，一部分经过沟道对电容充(放)电，一部分经过沟道流向漏极，构成漏源电流的增量。因而，当改动的电流悉数用于对沟道电容充放电时，晶体管也就失去了扩大才干。

MOS晶体管的跨导gm
MOS晶体管的跨导gm表明沟通小信号时衡量MOS器材VGS对IDS的操控才干（VDS安稳）的参数，也是MOS晶体管的一个极为重要的参数。 (疏忽沟道长度调制效应，λ=0，在以下剖析中，如未呈现λ参数，均表明λ=0的状况)。

MOS管的阈值电压
MOS管的阈值电压等于backgate和source接在一同时构成channel需求的gate对source偏置电压。假如gate对source偏置电压小于阈值电压，就没有channel。一个特定的晶体管的阈值电压和许多要素有关，包含backgate的掺杂，电介质的厚度，gate原料和电介质中的过剩电荷。每个要素都会被简略的介绍下。

Bakegate的掺杂是决议阈值电压的首要要素。假如backgate越重掺杂，它就越难回转。要回转就要更强的电场，阈值电压就上升了。MOS管的backgate掺杂能经过在gate dieleCTRic外表下的略微的implant来调整。这种implant被叫做阈值调整implant（或Vt调整implant）。

考虑一下Vt调整implant对NMOS管的影响。假如implant是由aCCeptors组成的，那么硅外表就更难回转，阈值电压也升高了。假如implant是由donors组成的，那么硅外表更简略回转，阈值电压下降。假如注入的donors够多，硅外表实践上就反向掺杂了。这样，在零偏置下就有了一薄层N型硅来构成永久的channel。跟着GATE偏置电压的上升，channel变得越来越强的回转。跟着GATE偏置电压的下降，channel变的越来越弱，最终消失了。这种NMOS管的阈值电压实践上是负的。这样的晶体管称为耗尽形式NMOS，或简略的叫做耗尽型NMOS。相反，一个有正阈值电压的的NMOS叫做增强形式NMOS，或增强型NMOS。绝大大都商业化出产的MOS管是增强型器材，但也有一些运用场合需求耗尽型器材。耗尽型PMOS也能被出产出来。这样的器材的阈值电压是正的。

耗尽型的器材应该尽量的被清晰的标识出来。不能靠阈值电压的正负符号来判别，因为一般许多工程师疏忽阈值电压的极性。因而，应该说“阈值电压为0.7V的耗尽型PMOS”而不是阈值电压为0.7V的PMOS。许多工程师会把后者解释为阈值电压为-0.7V的增强型PMOS而不是阈值电压为+0.7V的耗尽型PMOS。理解无误的指出是耗尽型器材可以省掉许多误解的或许性。

为了差异不同的MOS管有许多特别的符号。图7便是这些符号。（符号A,B,E,F,G,和H被许多不同的作者运用）符号A和B别离是NMOS和PMOS管的规范符号。这些符号在工业界没有被遍及运用；相反，符号C和D别离代表NMOS和PMOS。这些符号被规划的很像NPN和PNP管。这么做能杰出MOS和双极型电路之间根本的类似点。符号E和F用在backgates接到已知电位上时。每个MOS管都有一个backgate，所以它总得接到什么地方。符号E和F或许有点让人看不懂，因为读者有必要自己揣度bakgate的接法。尽管如此，这些符号还对错常盛行，因为他们使电路同看上去更易读。符号G和H经常被用在耗尽型器材上，符号中从drain到source的粗线就表明晰零偏置时的channel。符号I和J表明高电位drain的非对称晶体管，符号K和L表明drain和source都是高电位的对称晶体管。除了这些，MOS管还有其他许多电路符号；图1.24仅仅是其间的一小部分。

电介质在决议阈值电压方面也起了重要效果。厚电介质因为比较厚而削弱了电场。所以厚电介质使阈值电压上升，而薄电介质使阈值电压下降。理论上，电介质成分也会影响电场强度。而实践上，简直一切的MOS管都用纯二氧化硅作为gate dielectric。这种物质可以以极纯的纯度和均匀性生长成十分薄的薄膜；其他物质跟它都不能混为一谈。因而其他电介质物质只要很少的运用。（也有用高介电常数的物质比方氮化硅作为gate dielectric的器材。有些作者把一切的MOS类晶体管，包含非氧化物电介质，称为insulated-gate field effect transistor（IGFET））

gate的物质成分对阈值电压也有所影响。如上所述，当GATE和BACKGATE短接时，电场就呈现在gate oxide上。这首要是因为GATE和BACKGATE物质之间的work function差值构成的。大大都实践运用的晶体管都用重掺杂的多晶硅作为gate极。改动多晶硅的掺杂程度就能操控它的work function。

GATE OXIDE或氧化物和硅外表之间界面上过剩的电荷也或许影响阈值电压。这些电荷中或许有离子化的杂质原子，捕获的载流子，或结构缺点。电介质或它外表捕获的电荷会影响电场并进一步影响阈值电压。假如被捕获的电子跟着时刻，温度或偏置电压而改动，那么阈值电压也会跟着改动。

阈值电压的影响要素
第一个影响阈值电压的要素是作为介质的二氧化硅(栅氧化层)中的电荷Qss以及电荷的性质。这种电荷一般是由多种原因发生的，其间的一部分带正电，一部分带负电，其净电荷的极性明显会对衬底外表发生电荷感应，然后影响反型层的构成，或者是使器材耗尽，或者是阻止反型层的构成。Qss一般为可动正电荷。

第二个影响阈值电压的要素是衬底的掺杂浓度。早年面的剖析可知，要在衬底的上外表发生反型层，有必要施加可以将外表耗尽而且构成衬底少量载流子的堆集的栅源电压，这个电压的巨细与衬底的掺杂浓度有直接的联系。衬底掺杂浓度(QB)越低，大都载流子的浓度也越低，使衬底外表耗尽和反型所需求的电压VGS越小。

所以，衬底掺杂浓度是一个重要的参数，衬底掺杂浓度越低，器材的阈值电压数值将越小，反之则阈值电压值越高。关于一个老练安稳的工艺和器材根本结构，器材阈值电压的调整，首要经过改动衬底掺杂浓度或衬底外表掺杂浓度进行。衬底外表掺杂浓度的调整是经过离子注入杂质离子进行。

第三个影响阈值电压的要素是由栅氧化层厚度tOX决议的单位面积栅电容的巨细。单位面积栅电容越大，电荷数量改动对VGS的改动越灵敏，器材的阈值电压则越小。

实践的效应是，栅氧化层的厚度越薄，单位面积栅电容越大，相应的阈值电压数值越低。但因为栅氧化层越薄，氧化层中的场强越大，因而，栅氧化层的厚度遭到氧化层击穿电压的约束。选用其他介质资料做栅介质是当时工艺中的一个方向。例如选用氮氧化硅 SiNxOy 代替二氧化硅是一个微电子技术的开展方向。正在研讨其它具有高介电常数的资料，称为高k栅绝缘介质。

第四个对器材阈值电压具有重要影响的参数是栅资料与硅衬底的功函数差ΦMS的数值，这和栅资料性质以及衬底的掺杂类型有关，在必定的衬底掺杂条件下，栅极资料类型和栅极掺杂条件都将改动阈值电压。关于以多晶硅为栅极的器材，器材的阈值电压因多晶硅的掺杂类型以及掺杂浓度而发作改动。

可见，在正常条件下，很简略得到增强型PMOS管。为了制得增强型NMOS管，则需留意削减Qss、Qox，添加QB。选用硅栅工艺对制做增强型NMOS管和绝对值小的增强型PMOS管有利。

MOS晶体管的平方律搬运特性
将MOS晶体管的栅漏衔接，因为VGS=VDS，所以，VDS>VGS-VTN， 导通的器材必定作业在饱满区。这时，晶体管的电流-电压特性应遵从饱满区的萨氏方程：

IDS=KN/2•W/L•(VGS-VTN)2(1+λVDS)

即平方律联系。4种MOS晶体管的平方律搬运特性如图所示，这样的衔接办法在许多规划中被选用。

MOS晶体管的衬底偏置效应
在实践作业中，经常呈现衬底和源极不相连的状况，此刻，VBS不等于0。由根本的pn结理论可知，处于反偏的pn结的耗尽层将展宽。上图说明晰NMOS管在VDS较小时的衬底耗尽层改动状况，图中的淡色鸿沟是衬底偏置为0时的耗尽层鸿沟。当衬底与源处于反偏时，衬底中的耗尽区变厚，使得耗尽层中的固定电荷数添加。因为栅电容两头电荷守衡，所以，在栅上电荷没有改动的状况下，耗尽层电荷的添加，必定导致沟道中可动电荷的削减，然后导致导电水平下降。若要保持原有的导电水平，有必要添加栅压，即添加栅上的电荷数。对器材而言，衬底偏置电压的存在，将使MOS晶体管的阈值电压的数值进步。对NMOS，VTN更正，对PMOS，VTP更负，即阈值电压的绝对值进步了。

γ为衬底偏置效应系数，它随衬底掺杂浓度而改动，典型值：NMOS晶体管，γ=0.7～3.0。PMOS晶体管，γ=0.5~0.7关于PMOS晶体管，∆VT取负值，对NMOS晶体管，取正值。

对处于动态作业的器材而言，当衬底接一固定电位时，衬偏电压将跟着源节点电位的改动而改动，发生对器材沟道电流的调制，这称为背栅调制，用背栅跨导gmB来界说这种调制效果的巨细：

其间三个重要端口参数：gm、gds和gmb对应了MOS器材的三个信号端口G-S、D-S、B-S，它们反映了端口信号对漏源电流的操控效果。