0、导言
CD4017C集成电路使用十分广泛，但大多材料对其内部电路逻辑功用的推导却是轻描淡写，乃至不乏过错之处，文中经过约翰逊计数器32种随机输出码状况转化的逻辑核算和剖析，对CD4017C集成电路内部逻辑电路的结构、原理作了深化具体的论述。
1、CD4017C集成电路的引脚功用（见图1）
CD4017C集成电路共有11个输出端：3脚（Y0）、2脚（Y1）、4脚（Y2）、7脚（Y3）、10脚（Y4）、1脚（Y5）、5脚（Y6）、6脚（Y7）、9脚（Y8）、11脚（Y9）分别为第0～第9输出端；12脚（Qco）为级联进位输出端。3个输入端：13脚（EN）为时钟脉冲输入端，下降沿计数有用；14脚（CP）为时钟脉冲输入端，上升沿计数有用；15脚（R）为复位清零输入端，加高电平或正脉冲时计数器清零。2个供电端：8脚（Vss）为电源负端；16脚（VDD）为电源正端3～18V。
2、十进制约翰逊计数器电路剖析（见图1）
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/bandaoti/75238.html
