您的位置 首页 分销

选用TSMC0.18混合信号双阱CMOS工艺完成折叠共源共栅运算放大器的规划

采用TSMC0.18混合信号双阱CMOS工艺实现折叠共源共栅运算放大器的设计-随着集成电路技术的不断发展,高性能运算放大器广泛应用于高速模/数转换器(ADC)、数/模转换器(DAC)、开关电容滤波器、带隙电压基准源和精密比较器等各种电路系统中,成为模拟集成电路和混合信号集成电路设计的核心单元电路,其性能直接影响电路及系统的整体性能,高性能运算放大器的设计一直是模拟集成电路设计研究的热点之一,以折衷满足各种应用领域的需要。

1、导言

跟着集成电路技能的不断开展,高功能运算放大器广泛使用于高速模/数转换器(ADC)、数/模转换器(DAC)、开关电容滤波器、带隙电压基准源和精细比较器等各种电路体系中,成为模拟集成电路和混合信号集成电路规划的中心单元电路,其功能直接影响电路及体系的全体功能,高功能运算放大器的规划一直是模拟集成电路规划研讨的热门之一,以折衷满意各种使用领域的需求。

许多现代集成CMOS运算放大器被规划成只驱动电容负载。有了这样只要电容的负载,关于运放放大器,就没有必要运用电压缓存器来取得低输出阻抗,因而,有或许规划出比那些需求驱动电阻负载的运算放大器具有更高速度和更大的信号起伏的运算放大器。经过在一个只驱动电容负载的运算放大器输出端只要一个高阻抗节点,能够取得这些进步,这些运算放大器在其他节点看到的导纳与MOS管的跨导在一个量级上,因而他们具有低阻抗。

有了一切相对低阻抗的内部节点,运算放大器的速度得到最大化,这儿还应该说到的是:这些低节点阻抗使得一切节点而不是输出节点的电压信号下降,但是,各种晶体管电流信号或许十分大,对这些运算放大器,应看到补偿一般是由负载电容到达的,这样,当负载电容变大,运算放大器一般变得更安稳也更慢,这些现代晶体管最重要的参数之一是他们的跨导值(即输出电流和输入电流的比)。因而,一些规划者称这些现代运算放大器为跨导运算放大器或许运算跨导放大器(OTA)。

在各种OTA结构中,折叠共源共栅运放结构的运算放大器能够使规划者优化二阶功能目标,这一点在传统的南北极运算放大器中是不或许的,特别是共源共栅技能对进步增益、增加PSRR值和在输出端答应自补偿是有用的。这种灵活性答应在CMOS工艺中开展高功能无缓冲运算放大器,现在,这样的放大器已被广泛使用无线电通信的集成电路中。

本文介绍的运放是一种选用TSMC 0.18 μm Mixed Signal SALICIDE(1P6M,1.8V/3.3V)CMOS工艺的折叠共源共栅运放,并对其进行了DC,AC及瞬态剖析,最终与规划目标进行比较。

2 、电路结构剖析

如图1所示,该图是一个差动输入单端输出规划,他的基本思想是将共源共栅MOS管使用于输出差动对中,但运用的MOS管与输入级中运用的那些MOS管类型相反,例如,图中由M1和M2组成的差动对MOS管为N沟道。而由M1c和M2c组成的共源共栅MOS管是P沟道MOS管,这种相反类型MOS管得组织答应这个单增益级放大器的输出在相同偏置电压水平上作为输入信号。应该说到的是:即便一个折叠式共源共栅放大器基本上是一个单增益级,他的增益也或许十分合理,约为700-3000。呈现这样一个高增益是因为增益是由输入跨导和输出阻抗的状况决议的,输出阻抗因为运用了共源共栅技能而十分高。

图中显现的差动到单端的改动是由M5,M5c,M6,M6c。组成的宽幅镜像电流源完成的,在差动输出规划中,这些或许被2个宽幅共源共栅电流吸收器所替代,而且能够增加共模反应电路。

补偿经过负载电容CL完成,并完成了首要极点补偿。在负载电容十分小的使用中,有必要增加附加的补偿电容与负载并联来确保安稳性。假如想要超前补偿,能够增加一个电阻与CL串联,当在一些使用中不或许完成超前补偿时,例如当补偿电容首要由负载电容供给时,这种办法在许多状况下都适用,而许多规划者好像没有意识到这一点(也就是说,在许多状况下,都能够在负载电容上串联一个电阻)。

输入差动对MOS管的偏置电流等于Ib1/2。P沟道共源共栅MOS管在恣意一个(M1c或许M2c)的偏置电流,等于M3或许M4的漏极电流减去 Ib1/2,因为(W/L)3=(W/L)4=(W/L)8b,所以这个漏极电流由Ib和(W/L)81/(W/L)11比率确认,因为共源共栅晶体管之一的偏置电流由电流相减得到,所以他要精确树立,需求Ib2和Ib3从一个单偏置网络得到。此外,得到这些电流的任何镜像电流源应由单位巨细的MOS管并联构成的MOS管组成,这种办法能够消除宽度不同的MOS管引起的二阶效应形成的差错。

3、 测验剖析

Vdd=3V,Ib=62.5μA,CL=5pF

图1中各MOS管的参数如表1所示。

选用TSMC0.18混合信号双阱CMOS工艺完成折叠共源共栅运算放大器的规划

对图1所示的运算放大器进行仿真,开环结构的电压传输曲线、频率响应、小信号增益、输出和输出电阻都能够仿真。

一种折叠共源共栅运算放大器的规划

从图2中看出:开环输出电压摆幅从0.3-2.7V,最终得到仿真结果与规划目标的比较,见表2。

一种折叠共源共栅运算放大器的规划

一种折叠共源共栅运算放大器的规划

一种折叠共源共栅运算放大器的规划

4、 结语

本文解说的运放是一种折叠共源共栅运放,具有高直流开环增益、低输入失调电压、高速等特色,TSMC0.18混合信号双阱CMOS工艺的BSIM3(V3.2)模型参数,使用HSpice W-2005.03等仿真东西对其进行了DC,AC及瞬态剖析。

仿真结果表明,本文完成的运放具有73dB的直流开环增益,在5pF的负载电容条件下,运放的单位增益频率为3MHz,相位裕度为88°,输出电阻为47.8MΩ。

能够看出,规划几乎是令人满意的,细小的调理能够经过改动W/L比或直流使放大器作业在指定的规模。

责任编辑:gt

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/bandaoti/fenxiao/106226.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部