1、导言
跟着便携式消费电子需求的日益增长，低压、低功耗规划已经成为集成电路规划的研讨热门之一。趋势标明，电压的下降给模仿电路规划带来很大应战。就低压运放规划而言，一般传统选用互补差分对输入级以完成满起伏输入规模，但是，当电源电压低于Vt.NMOS+|Vt.PMOS|+VDS，PMOS-|VDS，PMOS|时，差分对会呈现截止区，导致最小电源电压要高于2个阈值电压与2个过饱和电压之和。0.35μm工艺下Vt，NMOS的典型值为0.52V，Vt，PMOS的典型值为-0.75V，则传统结构的最小作业电压只能在1.4V左右。为了防止选用杂乱工艺完成电源电压低于1V的运算放大器而添加产品成本。见文献［2-4］的电路结构选用共模电平偏移的电路结构，箝位共模电平，在规范CMOS工艺下简略地完成了低电压运算放大器。
已有文献［2］选用PMOS差分对来完成电源电压为1V的运算放大器，但因为Vt，PMOS的典型值为-0.75V，使得前置反应电路的作业电平规模为1-0.15V，简直包括整个共模电平规模，运算放大器的安稳性下降，别的，该结构下的折叠式共源共栅结构也会受体效应的影响，影响增益的安稳性。本文选用NMOS差分对结构，还对前置反应电平偏移电路进行相应的改善，使电源电压降为0.9V的一起，提高了增益的安稳性。
2、规划的基本思路
根据前置反应的电平偏移电路的规划如图1，Vi+，Vi-的共模电平Vi，cm低于Vref时，经过反应电路操控电流源取得恰当的电流I，Vin+，Vin-的共模电平Vin，cm提升到Vref，一起电阻传递完好的差模信号，再由Vin+，Vin-衔接NMOS差分对来完成全体电路，如图1所示。
3、运算放大器的详细完成
反应电路的完成如图2所示，其反应进程如下：Vi+，Vi-的共模电平Vi，cm下降时，Vin+，Vin-的共模电Vin，cm下降，此刻IDM1减小，IDM11增大，Vx点的电位升高，IDM8增大，电阻的端电压增大，Vin，cm升高。若Vref过高，因为Ib的巨细和电流镜作业电压的约束，Vin，cm不会上升到Vtel的电平。为了M5与M6，M7的漏源电压近似持平，引进M12增强电流镜的匹配。
下面临反应环路的安稳性进行剖析，运放A的开环增益为：
由式（5）能够看出，电路作业时，需求坚持M8漏源电压较小，则宽长较大，在相同的漏源电流下，Gm8不或许很小。所以在电路设计时，运放A的跨导Gm1应该或许小，补偿电容C应该较大，一起在地图规划中应该留意减小寄生电容Cp，以增强反应的安稳性。
选用NMOS差分对的低压运算放大器，结构如图3所示，其两级直流增益能够分别为：
Av1=gmt1［rot8//gmt6rot6+1］rot4］ （6）
Av2=gmt9（rot9//rot10） （7）
其间，gmt1，gmt6，gmt9分别为MT1，MT6，MT9的跨导，rot4，rot6，rot9，rot10分别为对应MOS管的输出电阻。
在规划电路进程中，MOS管应较大宽长比，坚持漏源电压较小的一起，偏置电流也应恰当减小，此刻输出电阻较大，随共模电平动摇也小，有助于低压下取得较大且安稳的增益。
4、模仿成果
在0.9V电源电压下，为使M3，M4作业在放大区，Vret可在0.62-1V之间取恣意值，图4成果显现，在0-0.9V的共模电平规模内，当输入端共模电平Vi，cm＜0.62V时，此刻反应电路使得M1，M2作业在放大区，内部共模电平Vin，cm坚持0.62V安稳；Vi，cm＞0.62V时，Vx电位下降，反应电路停止作业，Vin，cm随Vi，cm增大而增大。
在10pF外接负载情况下，沟通特性如图5所示。
在满起伏规模内，运算放大器的停留增益，单位增益带宽和相位裕度适当安稳，详细参数如表1所示。
5、定论
本文根据规范CMOS工艺，规划了电源电压低至0.9V的运算放大器。模仿成果显现，在整个满起伏规模内，该运算放大器增益动摇仅为0.01%，可用于低压低功耗的 SOC规划中。
责任编辑：gt
