在了解竞赛与冒险之前，先从一个很简单的电路下手。
上面这个电路中，整个电路由非门G1和与门G2构成，输入输出之间不存在任何方式的反应，亦不存在存储电路，所以这个电路是个组合逻辑电路。
输入信号为A，输出信号为L，G1门的输出为 。
每个门电路从输入鼓励呈现到输出呼应，会有必定的时刻延迟，这个时刻一般叫做门电路的开关延迟时刻。
制作工艺、门的品种乃至制作时细小的工艺误差，都会引起这个开关延迟时刻的改变，是一个十分随机离散的常量，这儿只需求知道有这么个时刻差存在。
OK，回到电路中来，了解数字电路的朋友应该很快会得到输出的表达式： ，依照这个表达式，L应该输出一个稳定的低电平或许说逻辑“0”才对。
可是实际情况真的是这样吗?
假如考虑上面说到的门电路延迟时刻，能够发现，一切都变了，如下图：
信号A经过G1门，因为G1门的延迟时刻的存在，会导致G1门的输出 会落后于A一个极细小的时刻抵达G2门的输出端，这样就导致A和 的信号波形之间有一个极小的“错位”，正是因为这个“错位”的存在，使得输出L在“错位”的瞬间输出了理论上本不应该呈现的高电平(逻辑“1”)，如图中虚线对应的赤色电平区域。这种窄脉冲或许叫毛刺的呈现，会对后级逻辑电路发生不行估计的影响，特别是在一些高速的数字电路中。
从上面的剖析，不难得出结论，假如门电路的多个输入信号抵达输入端的时刻不同，就有或许引起输出逻辑的紊乱。
为什么会抵达时刻不同呢?不外乎便是，不同信号经过的途径不同，相同工艺制作条件下，输入信号传输到指定输入端的传输途径上的门电路越多，需求耗费的时刻也就越多，假如每个信号的途径差异都比较大，抵达指定输入端的信号就会有先后，输出就有或许呈现逻辑过错。当然，一些PCB走线的寄生效应也会引起这种现象，这儿不评论。
OK，把上面的考虑概括一下。
在数字电路中，信号因为经由不同途径传输抵达某一集合点的时刻有先有后的现象，就称之为竞赛，英文名Race;因为竞赛现象所引起的电路输出发生瞬间过错的现象，就称之为冒险，英文名Hazard或许Risk。英文名字仍是相对比较好了解，幻想一下，两个成果彻底相同的跨栏运动员(racer)，一起跑110米栏，一个跑11个栏，一个跑20个栏，最终必定不会一起抵达结尾;而Hazard或许Risk，则指未来或许存在的危机和危险。不得不慨叹，有些东西，仍是看鸟文比较好了解。
可是需求留意的是，竞赛和冒险之间的联系。有竞赛不必定有冒险，但呈现了冒险就必定存在竞赛。假如信号的传输途径不同,或各信号延时时刻的差异，信号改变的互补性等原因都很简单发生冒险现象。
该怎么躲避这种竞赛与冒险所带来的电路设计失利危险呢?下次再聊。
