0 导言
跳频信号源首要由两部分组成：操控部分和频率组成部分。频率组成部分是跳频信号源的首要组成部分，频率组成是使用一个或多个高安稳晶体振荡器发生出一系列等距离的离散频率信号的一种技能，前期的通讯体系都是选用调谐(机械和电子)的办法完成特定频道上的通讯或许从一个频道转化到另一频道，这种办法严重地约束了通讯质量的进步。选用频率组成器后，能够用数字预置的办法供给很多准确且能敏捷转化的载波信号和本振信号，然后大大地进步了通讯质量，并且许多新的通讯体系也就有或许得到完成。操控部分是人机接口，频率组成器在操控部分效果下发生所需的频率。
当时DDS(直接数字组成器)与 PLL(锁相频率组成器)混合的技能计划首要有：频偏由DDS发生的PLL 组成器和参阅源由DDS 供给的PLL组成器两种，其间电路结构较简略且使用较多的是参阅源由DDS 供给的PLL频率组成器。本规划计划选用以AD9850作参阅信号源的PLL 频率组成器。
1 DDS+PLL 计划作业原理
因为PLL 组成器的参阅基准是由DDS 供给的，它能够做到以10-3 Hz 或10-6 Hz改动，因而整个频率组成器的输出频率距离能够做得较小;该研讨与规划组成器的输出频率精度和频率切换时刻均由DDS决议。因为DDS 频率切换时刻可抵达ns级，频率和相位精度很简略抵达10-3 Hz 级，因而体系功能得到明显改进。
本计划中PLL部分选用大规模集成电路频率组成器MC145146，作业频率及距离如表1 所列，原理框图如图1所示。
将高安稳度晶振发生的10 MHz 规范频率作为DDS 的时钟信号，由DDS 发生所需频率，经MC145146 的R 分频器除200，得到参阅频率fR，加到鉴相器PD 上。压控振荡器VCO 输出频率fo经前置分频器除[P/(P+1)]，计数器A 和主计数器M 分频后，送入鉴相器PD 中与fR进行比相，并使PD输出差错电压。差错电压经低通滤波器LPF滑润后加到压控振荡器VCO上，使VCO确定。
MC145146是双模频率组成器电路，其内部吞除计数器A和外部前置计数器P/(P+1)合作，可完成脉冲吞除计数，然后使组成器的输出频率扩展到 VHF波段。脉冲吞除计数办法简述如下：计数开端时，模操控信号MC 为低电平，前置分频器按P+1 形式作业，A 和M一起计数。当A 计数计满后，A 中止计数，操控逻辑使模操控信号MC 变为高电平，前置分频器按P形式作业。M计数器持续计数，直至M 计数器计满，便输出一个分频脉冲至鉴相器PD。至此，一个计数周期完毕。在输出一个分频脉冲一起，操控逻辑使计数器M 和A 从头装入分频数，模操控信号从头回到低电平，前置分频器从头回到P+1 形式，以便进入下一个计数循环。这样总的分频数N为
2 硬件规划
2.1 DDS 部分
DDS 部分[1]体系框图如图2 所示，滤波器选用2~20 kHz 自调谐带通滤波器，当输入频率在宽带规模内改动时，因为这个宽带规模随不同品种的换能器而不同，所以为了得到最佳噪声按捺要主动调理滤波器的中心频率。不要求有参阅频率、内部振荡器及同步电路，调理电容器可把频率规模按10 进制扩展。当滤波器与输入频率未调谐时，相移不是180毅，相位检测器给FET 的栅极供给差错信号以操控其漏-源电阻。鉴相器和FET 构成滤波器的负反馈环路，相位差错能够改动FET 的电阻，然后从头调谐滤波器到新的中心频率。
2.2 PLL部分
PLL部分[2]电路原理图如图3所示，图中E12013和74LS74/2 组成双模前置分频器[衣(20/21)]。环路滤波器选用OP-07 构成的有源份额积分滤波器。该滤波器具有滞后超前网络，其份额特功能够加速环路捕捉速度，其相位超前特功能够增大环路的相位安稳余量，一起供给鉴相输出电平与VCO相匹配的增益。
压控振荡器是由定时器NE555、运放LM301D 以及无源元件构成的简略而精细的电压-频率变换器，其作业进程为：输入电压经积分后变换成正向斜波输出，当斜波电压抵达2/3E 时定时器NE555 被触发，脚3 和脚7 输出低电平。
这时Q1导通，电容C1 敏捷放电，而C3按时刻常数R5C3 放电。当定时器的脚2 抵达1/3E 时，定时器复位，脚3、7 输出为高电平。这时Q1 截止，开端下一个周期。此变换器的回扫时刻即放电时刻大约为1 滋s，若回扫时刻和作业周期比较能够疏忽，则频率与电压的联系为
限幅电路操控LPF 的输出电压，倍频电路操控VCO 的输出频率以确保所需，对应联系如表2所列。
D/A转化部分将数字信号变换成模拟信号。
3 结语
本跳频频率组成器因为数字分频器及鉴相器均集成在芯片内，外接电路有滤波器，VCO，有源低通滤波器及高速双模分频器E12013、74LS74，因而整个组成器体积小，外接电路少、调试便利，别的因为DDS 中使用了AD9850，使得体系的精度较高。
