PCB在焊接完成后，需求对其元器件进行测验，传统的办法是将其焊离PCB板后测验，但该办法不只 费事、功率低，而且简略损害电路板而极不有用；另一办法便是人工结合机器进行测验，但这需求测验人员有必定的经历，也给测验带来了必定的不承认性，使得测 试成果的精准度无法到达现代电路板的牢靠性要求。所以，本文研讨了一种可行的、简略有用及高精度的电容在线测验电路。别的，跟着EDA技能的快速发 展，FPGA以其高集成度、高牢靠性及灵活性等特色正在快速成为数字体系开发渠道，在多种范畴都有十分宽广的使用远景。本规划结合上述两特色，规划了一种 依据向FPGA内植入Nios II嵌入式软核作为操控器的电容在线测验电路。
测验原理
在线测验的基本思想是使用电气阻隔技能，将被测%&&&&&%在电气上和与其相连的元件阻隔，从而逐个检测PCB板上的每一个元件。阻隔办法如图1所示。设待测元件为Zx，周围与之相连的元件阻抗等效为Z1、Z2，并将其另一端与测验电路同地。由于运 放正向输入端接地，依据“虚地”准则，Z2两头等电位，都为地，即Z2被阻隔；别的Vi为抱负电压源时，内阻为零，Z1可视为电压源的输出负载，不影响 Zx上电压降，即Z1也被阻隔。可见，只需承认输入，测得输出成果，就可计算出被测元件的巨细。
信号源电路
电容测验需求在测验电路输入端加沟通信号，而且要求频率可调。本文选用DDS专用芯片AD9850进行沟通信号源的规划。AD9850内部有40位操控字，其间32位用于频率操控，5位用于相位操控，1位用于电源休眠操控，2位用于挑选工作方法。这40位操控字能够经过并行或串行方法接入到操控器FPGA，本文选用串行装载操控字，以节省I/O口，图3为操控字的串行加载时序图。
串行输入方法，在W_CLK上升沿把数据位D7的一位数据串行输入，当输入40位后，用一个FQ_UD脉冲即可更新输出频率和相位。图4为DDS硬件电路图。
其间，D0~D7为八位数据输入端口，给内部寄存器装入40位操控数据，本文选用串行输入，所以只 用到D7位与FPGA相连；CLKIN为外部参阅时钟输入，本规划选用100M外部时钟输入；W_CLK为字输入信号，上升沿有用；FQ_UD为频率更新 操控信号，时钟上升沿承认输入数据有用；VINP和VINN分别为内部比较器的正负输入端；IOUT为内部DAC输出端；IOUTB为“互补”DAC输出 端；AVDD和DVDD选用+5V供电。IOUT输出信号经过滤波器后作为测验电路的鼓励信号。
经过上述实测值与规范值的比较能够看出本文规划的由FPGA操控的%&&&&&%在线测验体系具有多量程主动挑选，测验精度高，使用方便等特色，测验规模到达0.01μF~3μF.经理论剖析和实验证明，该规划具有很强的有用性和牢靠性。
