导言
近年来，顾客对电子产品的更高功用和更小尺度的要求持续推进着SoC（体系级芯片）产品集成水平的前进，并促使其具有更多的功用和更好的功用。要持续推进这种无止境的需求以及持续处理器材集成范畴的应战，最要害的是要在深亚微米半导体的规划、工艺、封装和测验范畴获得持续的前进。
SoC是选用IP复用技能的一种规范规划结构，在多功用电子产品中得到了广泛的运用。SoC的典型结构包括CPU、存储器、外围逻辑电路、多媒体数字信号编解码器和接口模块等。现在的SoC中，存储器一般占有整个芯片的大部分面积，并且或许包括各种类型的嵌入式存储器，如DRAM、SRAM及Flash存储器等，可满意不同的运用需求。现在SoC规划要求存储器的容量不断地增大，嵌入式存储器在SoC中所占的面积百分比也随之不断添加。别的，SoC的杂乱度不断地前进而集成电路工艺尺度在不断减小，这就导致嵌入式存储器的制作缺点份额也不断地添加。因而嵌入式存储器的毛病率关于SoC的总成品率的影响越来越大，而确保低毛病率的要害是高效率和高毛病覆盖率的嵌入式存储器测验计划。
在我国，集成电路测验及可测性规划，特别是存储器的测验研讨相对国际上的研讨比较落后。现在，我国自主研讨的测验算法以及开发的测验设备还没有构成工业化，还不能与国际上先进的集成电路测验设备相抗衡。而近几年来，我国在集成电路范畴加大了投入，集成电路工业也得到了长足的前进。
集成电路测验也是一个常识密集型的高投入范畴，一直是我国集成电路工业开展的约束要素。半导体工业本钱开展的特色便是它的单位功用制作本钱以每年均匀25%~30%的份额下降，而测验本钱却以每年均匀10.5%的份额前进。跟着集成电路杂乱度的不断前进，为其规划的测验电路也越来越杂乱，测验电路占用的芯片面积及规划制作本钱也变得更高。
本文对嵌入式存储器的测验及可测性规划进行研讨总结，为我国存储器测验的研讨以及集成电路测验工业的开展奠定坚实的技能根底。
嵌入式存储器测验办法
半导体存储器自20世纪60年代开端规划出产以来，在规划结构、产品的功用和存储的密度等各方面发生了巨大的改变，现在嵌入式存储器技能的开展现已获得了很大的成果，并被广泛运用于各类依据SoC芯片规划的电子产品中，现已成为大多数电子体系中必不可少的组成部分，在人们的出产日子中起到了无足轻重的效果。嵌入式存储器的测验办法首要包括以下三类：
存储器直接存取测验
此类测验办法把嵌入式存储器部分从整个体系中分离出来，由专用的存储器测验电路连接到存储器接口上对嵌入式存储器进行测验，体系框图如图1所示。
图1 存储器直接存取测验
专门规划的存储器接口电路仅在需求对存储器进行测验时才经过I/O多路挑选器挑选运用，并使用测验仪发生的存储器测验向量对存储器进行测验。因而这种测验办法可以从芯片的封装引脚直接对嵌入式存储器进行测验，也可以直接对存储器测验的逻辑状况和存储器运转的进程进行监控和测验，可以方便地完成嵌入式存储器的多种测验算法。但这种测验办法也存在不足之处，对存储器进行测验的测验向量需求串行化后才干经过I/O端口的多路挑选器送入存储器接口电路，这样不只添加了测验的杂乱度，并且还添加了测验的时刻。
片上微处理器测验
这种测验办法使用SoC上的微处理器结构测验体系对嵌入式存储器进行测验。首要，挑选对嵌入式存储器进行测验的测验算法，使用微处理器的汇编语言编写相应的测验算法程序；然后，经过微处理器汇编语言的编译器得到可履行代码；接下来，将可履行代码下载到体系中，经过微处理器的运转发生相应的测验向量，并依照测验算法对嵌入式存储器进行测验。测验的成果由微处理器进行比较评价，也可以由专门规划的成果处理电路进行成果断定。
这种测验办法的长处是使用SoC现有资源，而不需求规划额定的测验电路，也不需求对现有电路进行任何修正，因而不会添加额定的面积开支，也不会下降功用。这种测验办法可以选用任何一种测验算法对嵌入式存储器进行测验，可以供给全毛病诊断和进行全速测验。可是这种测验办法也有必定的缺点，首要芯片中的嵌入式存储器部分或许悉数与微处理器不相连，需求有专用的接口电路对测验算法的二进制代码进行处理，其次不同测验算法的编程和程序修正需求许多的时刻和人力，还有这种测验办法不能测验存储测验程序的存储器。
存储器内建自测验
存储器内建自测验（Build-in Self Test, BIST）是近几年里许多运用于存储器测验范畴里的一种非常重要的技能。这种技能使用芯片内部专门规划的BIST电路进行自行测验，可以对嵌入式存储器、组合和时序逻辑电路等具有杂乱电路结构的嵌入式模块进行全面的测验。存储器BIST电路将发生测验向量的电路模块以及检测测验成果的比较模块都置于芯片的内部，在测验完成后，将测验的成果经过芯片的测验管脚送出到芯片的外部，然后添加了很少的管脚用于进行测验。存储器BIST电路的结构包括三类：与体系正常运转并发的存储器BIST电路结构；与体系正常运转不能并发的存储器BIST电路结构，在存储器BIST电路运转期间，有必要中止体系的正常运转，一起存储器内不能保存体系运转的任何信息；与体系正常运转不能并发，可是在存储器BIST电路运转期间，可以保存体系运转时的内容，并在体系测验完毕后康复运转。
针对不同的嵌入式存储器，需求专门针对或许发生的各种缺点类型，选用一种或多种测验算法来规划专用BIST电路。一般嵌入式存储器的BIST电路包括测验向量发生模块、测验算法操控模块和成果剖析模块。结构框图如图2所示。
图2 存储器BIST电路结构
存储器的测验算法
存储器测验需求依据测验算法的要求发生许多的测验向量，要重复对一切的存储器单元进行读/写操作，并与预期值进行比较。测验算法规划的方针是可以尽或许多地检测出存储器的各种毛病。为了在尽或许短的测验时刻和测验费用约束下测验出最多的存储器毛病，挑选高效的测验算法是至关重要的。现在运用比较广泛的存储器测验算法首要包括伪随机存储器测验算法、确定性存储器测验算法，以及March系列存储器测验算法三类。
伪随机存储器测验算法
这类算法使用n位反应移位寄存器发生伪随机序列对嵌入式存储器进行测验。反应移位寄存器可以经过如式（1）所示的n元反应函数的多项式来进行结构。假如移位寄存器以作为反应函数，则称之为反应移位寄存器。
假如n级反应移位寄存器呈线性结构，则称之为线性反应移位寄存器，可结构为如式（2）所示的多项式方法，共包括2n个移位寄存器。
不满意公式（2）的反应移位寄存器称为非线性反应移位寄存器，其共包括个移位寄存器。与线性反应移位寄存器包括的移位寄存器总个数比较发现，非线性反应移位寄存器具有的移位寄存器总数更多，结构更杂乱。
确定性存储器测验算法
这类算法的方法许多，需求依据被测存储器的结构特征和重视的毛病挑选合适的测验算法，发生测验向量，以便前进测验毛病覆盖率，首要用于存储器结构相对规矩，并与重视的毛病类型相关度高的存储器测验。下面介绍三种比较典型确实定性存储器测验算法。
（1）MSCAN（Memory SCAN）算法
这种算法便是简略地对存储器的每个单元写0，然后读出每个单元的内容验证是否为0；再对每个单元写1，然后读出验证。算法公式如式3所示。
MSCAN测验算法的杂乱度与存储单元数量N成正比，其测验杂乱度为
从测验杂乱度可以看出此算法花费的测验时刻较短，别的此算法可以测验SAF毛病，也能测验存储器在最差情况下所耗费的功耗，还可以作为进行其它较杂乱测验算法之前对存储器的初始化操作，可是此算法的测验毛病覆盖率较低。
（2）Checkerboard算法
这种测验算法在向存储单元赋值时要求0和1替换赋值，也便是每个存储器单元与周围的四个单元的值都不同。然后再读取每个存储器单元的数值，并查验其正确性。算法公式如式5所示。
Checkerboard测验算法的杂乱度相同与存储单元数量N成正比，其测验杂乱度为
在如上的测验完成后，还需求交流0和1的方位再依照算法的要求替换写入和读取并验证。这种算法履行速度较快，可以测验数据保存毛病、固定毛病和一半的转化毛病。
（3）GALPAT（Galloping Pattern）算法
这种算法也称为周游或许乒乓测验。首要需求初始化存储器的一切单元为0（或1），然后依照地址从小到大的次序对某被测单元写1（或0）的操作，接下来读取被测单元的数值进行验证。算法公式如式7所示。
GALPAT测验算法的杂乱度为
这种测验算法的测验毛病覆盖率较高，可以测验固定毛病、状况传输毛病、图形灵敏毛病以及大部分耦合毛病。但依据公式8可知，该测验算法需求花费的测验时刻较长，关于大容量存储器来说并不合适。
March系列算法
March系列算法是在存储器测验范畴得到广泛研讨和运用的测验算法，原因在于其具有较高的毛病覆盖率，并花费较少的测验时刻。此系列算法现已成功运用到大容量的SRAM测验，SDRAM测验等存储器测验范畴，并呈现了许多的改善算法。
March系列算法经过有限状况机的操控，对存储器的每个单元进行读写操作，读写的次序会依照算法的要求，分为地址升序和降序等方法。这样，经过算法规划的对存储单元的各种读写进程，可以测验出绝大部分存储器毛病。
常见的March系列算法包括MATS算法、March X算法、March C-算法等。各种算法的不同之处便是包括的March元素各不相同。每种March算法包括多个March元素，每个March元素都由地址改变次序、读写的操作和操作的数据三部分组成。用表明读写的次序可所以升序，也可所以降序；表明读写的次序为升序；表明读写的次序为降序；表明从存储器单元中读取的向量应该为第n个向量；表明向存储器单元中写入第n个向量。
完毕语
嵌入式存储器的测验及可测性规划是跟着SoC的开展而逐渐开展的研讨范畴，近些年的研讨成果获得长足的前进，可是其测验难度也是相当大的，首要问题如下：无法经过芯片的封装引脚直接拜访嵌入式存储器，造成对嵌入式存储器的可操控性以及可观测性较低；任何一种测验算法都不能测验一切的毛病类型，添加了测验的难度；跟着嵌入式存储器容量的不断添加，所花费的测验时刻也不断地添加，测验向量也越来越多，超过了现在的ATE处理才能。总归，嵌入式存储器测验及可测性规划仍需求广阔学者持续尽力研讨。
