1导言
跟着数字技能和核算机技能的不断发展,越来越多的航空电子设备选用了数字化技能,从而使数字传输成为信息传输的首要途径。ARINC429是航空电子体系中最常见的通讯总线之一,广泛用于波音(Boeing)系列、欧洲空中客车(Airbus)等机种。现在国内机载电子大多选用专用测验设备,体系通用性不高,添加了检测本钱。本文介绍的ARINC429接口板规划灵敏、作业牢靠、有用地节约了本钱,能够缓解当时ARINC429设备检测难的困境,有宽广的运用远景。
2 体系总体规划
Altera公司在2004年发布了支撑CycloneⅡFPGA系列的NIOSⅡ嵌入式微处理器。它是一款通用的RISC结构32位CPU,在软件SoPC的基础上添加NIOSⅡ软核和相应的外围接口。对规划进行归纳,下载到FPGA中就能够规划一个具有特定功用的嵌入式处理器。本规划选用Altera公司的FPGA—EP2C35,引人嵌入式软核处理器NIOSⅡ作为体系的主操控器,结合ARINC429专用器材和其他外围设备完结数据的收发功用。
ARINC429接口板由数据收发、存储器扩展、监控、PCI总线接口等模块组成。NIOSⅡ操控协议器材HS3282完结发送数据缓存和串并转化(接纳时串行转化为并行,发送时并行转化为串行),HS3182作为3282的驱动器完结差分信号转化及传输速率调理。PC机经过PCI总线与接口板通讯,完结对发送、接纳数据的处理和显现。NIOSⅡ自带的守时器能够设置为Watchdog。体系上电后发动运转,当主程序因外界搅扰发生跑飞时对体系进行软件复位,增强了体系的抗搅扰才干。体系全体结构图如图1所示。
3 硬件规划
3.1 ARINC429总线规范
ARINC429总线规范又称MARK33数字式信息传输体系(DITS：Digital Information Transfer System),它是专用于航空电子体系的航空工业规范,数据经过一对单向、差分耦合、双绞屏蔽线传输,实质归于串行通讯领域。总线上只答应有一个发送器,但最多答应有20个接纳器。数据字有25 bits和32 bits两种,以双极归零码的方法发送。数据脉冲有三种电平,即高电平,逻辑1(6.5 V～13 V);中电平(-2.5 V～2.5 V);低电平,逻辑O(-13 V～6.5 V)。中电平为发送本身时钟脉冲。字与字之间以必定距离(4位)分隔,此距离作为字同步。ARINC429的传输速率为12.5 kb/s(低速)或许100 kb/s(高速),传输协议比较简略,归于点对点的传输协议。
3.2 HS3282与HS3182接口电路
HS3282和HS3182是美国Harris公司推出的高功能CMOS总线接口电路,能够满意ARINC429总线的规范要求及相似的编码守时多路串行数据传输协议。现在,绝大多数ARINC429总线接口电路都由它们来完结。HS3282是由两个接纳器和一个发送器组成,接纳器和发送器别离独立作业。两个独立的接纳器直接与ARINC429总线相连,当接纳到一个数据字后发生相应的读恳求信号,等候外部命令对数据的读取。发送器首要由先进先出(FIFO)存储器和守时电路组成,FIFO存储器能够保存8个32位数据字,守时电路依照ARINC规范的要求分隔每个Arinc字,并主动发生奇偶校验位。外部供给的作业时钟一般为1 MHz,经过软件操控能够使HS3282的接纳和发送模块作业在不同的速率(100kb/s或许12.5 kb/s),从而使器材的通用性更强。需求留意的是波特率不一起,驱动器HS2182的CA、CB端的外接电容也应该不同,高速传输(100 kb/s)时,CA、CB端应该外接75 pF的电容,低速传输(12.5 kb/s)时,CA、CB端则应外接300 pF的%&&&&&%。HS3282和HS3182的衔接示意图如图2所示。
3.3 PCI总线接口规划
PCI总线是Intel公司推出的一种高功能部分总线,其数据总线为32位,且可扩展成64位,最大数据传输速率为128 Mb/s～256 Mb/s,远远大于ISA总线5 Mb/s的传输速度,是现在微机体系广泛运用的一种总线。PCI总线协议比较杂乱,一般选用两种方法：
(1)选用可编程逻辑器材来规划操控接口。它的长处是比较灵敏,用户能够依据本身的需求开宣布适合于特定功用的电路,而不用完结PCI的悉数功用。可是操控接口规划难度较大,开发周期长,本钱高。
(2)选用专用PCI接口电路,例如AMCC公司的AMCCS5920,PLX公司的PCI9054等。经过专用电路能够完结完好的PCI主控模块和方针模块的功用。将杂乱的PCI总线接口转化为相对简略的用户接口。用户只需规划转化后的总线接口即可。专用接口电路具有较低的本钱和通用性,能够有用下降接口规划的难度,缩短开发时刻,并能取得较好的数据传输功能。
尽管Altera公司也为NIOSⅡ处理器供给了便利运用的PCI核,可是价格昂贵。本规划中选用PLX公司的专用接口电路PCI9054,使其作业在C形式下。为了下降开发难度,选用一种较为简洁的通讯方法：在NIOSⅡ与PCI桥间刺进双口RAM,一端地址数据线接NIOSⅡ。另一端接PCI9054。经过双口RAM转接数据.将双口RAM分为上下两个半区,PCI桥与NIOSⅡ对双口RAM穿插拜访,能够大大削弱PCI的时序要求。只需少数的信号经过FPGA来完结逻辑转化.而无需总线裁定,这种方法具有时序简略、操控信号较少、编程简略,运用便利等特色。
3.4 NIOSⅡ及外围接口电路规划
ALtera公司的QuartusⅡ软件是一个完好的多渠道规划环境。具有剖析、归纳、布线、功耗估量等功用,能满意各种特定规划的需求,为可编程片上体系(SoPC)供给全面的规划环境。选用其间的SoPC Builder可在图形化界面内定制一个NIOSⅡ嵌入式体系.合作NIOSⅡ的软件开发工具NIOSⅡIDE,能够便利地开发从硬件到软件的完全体系,大大提高了规划功率。
硬件规划过程如下：
1)在SoPC Builder软件中定制CPU软核。装备CPU硬件选项,如指令缓存等;添加外围设备接口,如数据存储器RAM接口、程序存储器Flash接口、JTAG调试口、HS3282接口模块等,添加外设如PCI总线接口、Watchdog等。
2)界说处理器上电复位地址。这儿指定复位地址为外部Flash。体系在复位后会主动从外部Flash将用户指令读取到片内RAM中履行。
3)添加用户自界说指令,NIOSⅡ答运用户定制多达256个自界说指令。选用自界说指令能够用硬件来完结核算量较大的指令。关于频频调用的指令能够有用地节约运算时刻。本规划中将ARINC429数据的拼接和拆分用自界说指令来完结。
4)在FPGA内完结NIOSⅡ与HS3282接口模块、NIOSⅡ与PCI总线的接口模块及复位电路等。
5)体系编译完结后运用QuartusⅡ 5.0软件和ByteBlasterⅡ下载电缆经过PC机在线装备FPGA,软件规划完结后若调试经过就能够将FPGA的装备数据下载到FPGA的装备器材中。
硬件框图如图3所示。
4 软件规划
4.1 ARINC429数据的接纳与发送
体系上电后应该先初始化HS3282。外部作业时钟为1MHz,内部接纳和发送速率可设置为外部时钟的1/10或1/80,即100 kb/s或12.5 kb/s。设置ARINC429数据字格局为32位或许25位。选用中止的方法接纳数据,HS3282有两个接纳器,当有一个数据字到来后。相应的接纳数据有用标志DR变为低电平,向主操控器发送读数据恳求。读取接纳数据时,将SEL置为0,然后给相应的EN引脚送入必定宽度的负脉冲信号,接纳第一个16位字。尔后把SEL置1,再给EN引脚送入一个负脉冲信号,接纳第二个16位字。假如处理器疏忽了该恳求,则下一个接纳数据会掩盖前一个数据。HS3282的数据字为16位.因而一个ARINC数据字(32位)要分两次才干读出。发送数据时要先将数据写入HS3282的内部FIFO中,向FIFO写操作过程中,当PL1由低电平跳变到高电平时.低16位数据写入FIFO的输入寄存器的低16位;当PL2由低电平跳变到高电平时.高16位数据写入FIFO输入寄存器的高16位,一起将输入寄存器的内容写入FIFO单元,接连操作8次便可将FIFO写满。第一个数据字写入后TX/R由高变低。FIFO写满后,经过发动发送使能信号ENTX.HS-3282便可将这8个数据字串行发送。当然也能够依据实际需求每次发送小于8个数据字。当FIFO为空时,TX/R由低变高,制止发送使能信号。向FIFO从头写入数据。
4.2 NIOSⅡ软件开发
NIOSⅡ的软件开发是在HAL (hardware abstraction layer)的基础上进行的。HAL体系库是一个轻量级的运转环境.供给了与硬件通讯的简略设备驱动程序。它还集成了ANS%&&&&&%规范库,这些API答应规划者用规范C函数(例如：printf,fopen,fwrite等)去存取设备。HAL相似于ARM体系中的BSP(board—support package),供给了一个共同的设备存取界面。SoPC Builder和NIOSII IDE严密集成,在SoPC Builder生成硬件体系今后.NIOSⅡIDE能够主动生成对应的客户HAL体系库。更新硬件体系设置今后.NIOSⅡIDE能主动更新HAL的驱动设置。
软件规划过程如下：
1)在NIOSⅡIDE中创立软件项目,NIOSⅡIDE会依据用户在SoPC Builder中的硬件装备主动生成用户HAL体系库.如体系头文件和初始化文件等。
2)使用用户HAL体系库在NIOSⅡIDE开发环境下编写程序源代码C/C++程序,编译调试代码,调试结束后用NIOSⅡIDE供给的Flash软件Flash Programmer将生成的可履行文件烧写到Flash中。
在FPGA产品开发中嵌入NIOSⅡ软核微处理器具有高度集成的特色。本规划不只在FPGA内集成了一个CPU,并且集成了CPU周边的硬件逻辑和外部设备接口,以及整个体系规划的逻辑译码电路。到达高度集成的意图。本体系的特色是：
1)NIOSⅡ嵌入式微处理器本钱低。开发周期短,提高了产品的性价比和研制速度。
2)选用可编程逻辑器材使体系具有可晋级和可扩展性,不只能够更改FPGA的内部规划.还能够对NIOSⅡ的软件进行更新晋级,灵敏地满意不同的需求。
5 结束语
选用SoPC开发产品可缩短开发时刻,添加体系的灵敏性,减小PCB板的体积和布线难度,其规划方法正在遭到越来越多规划者的注重。本文介绍的体系到达了预期意图,完结了根据NIOSⅡ软核微处理器的运用规划,能够很便利的运用于PCI总线微处理器中。跟着新一代NIOS软核处理器的推出。嵌入式体系的功能将愈加强壮,根据NIOSⅡ的开发将持续推动体系在各个技能领域的运用和技能的立异。
