一、概述
在常用的信号源及信号处理规划方案中，RC/LC振动电路频率调整便利，可是它的作业频率安稳度较低。频率安稳度较低导致体系的作业安稳度下降，使其不适用于对精度要求较高的场合。晶振具有安稳且较高的频率，其频率安稳精度可到达10-6以上，可是它的频率是固定不可调的。晶振不能很便利地发生各种频率可变的信号。晶振加锁相环（PLL）电路可结合晶振频率安稳度高和锁相环频率可调的长处，可是输出频率只能成倍的改换，仍是不能处理频率可调的根本问题；频率组成器则经过一排晶体振动器来发生的各种频率的信号，经过开关进行频率混合完结频率组成，但外围电路杂乱，分辨率难以进步。
DDS（Direct Digital Frequency Synthesis）技能的呈现无疑为咱们供给了一种新的挑选。DDS技能选用晶振作为体系的时钟，然后进步了输出频率的安稳性；频率操控字及相位累加器的位数决议了频率分辨率，其计算公式为 △f fclk/2N 。这儿fclk为体系时钟频率；N为相位累加器的位数。随N增大使得频率分辨率进步；一起频率操控字的可调整性使得体系输出频率十分简略调整。
在此思维指导下，咱们使用ALTERA公司的FPGA器材、QuartusⅡ开发环境和NIOS软核等相关的开发东西，选用VHDL言语及SOPC规划思维，辅以必要的模仿与数字转化电路，构成了一个依据DDS技能的数字调频发生器，该规划处理了输出频率在准确度和可调性之间的对立。
二、功用阐明
本体系由数字式点频信号发生器、扫频信号源和全数字调频发生器三部分组成。
1、信号发生器
具有发生多种波形（如：正弦波、三角波、锯齿波和方波4种波形）的功用。用键盘输入挑选上述波形，并可进行相位接连切换。重复频率可调，且相位接连调整，频率步进距离可扩，输出波形起伏可调整，并具有实时显现输出波形频率和起伏值的功用。
2、扫频信号发生器
具有输出正弦波扫频信号的功用。用键盘输入修改生成扫频信号，操控输入上、下限及步进频率，可进行随时暂停，并具有扫频延时回放功用。
3、全数字调频发生器
对采样信号进行全数字调频，可以输出具有原信号信息的调频信号，把输入的模仿信号起伏的改动转化为载波频率的改动，简略的完结全数字调频信号发生器。重复频率可调，且相位接连调频，频率步进距离可扩。
三、体系构成
体系规划框图如图1所示：
四、规划描绘
跟着电子技能的开展和大规模集成电路制造工艺的进步，DDS（Direct Digital Frequency Synthesis）技能的呈现无疑为咱们供给了一种挑选。可是DDS技能是否合适规划所要求的信号源，而屏蔽掉惯例器材的缺陷，咱们可以经过对DDS技能的扼要介绍来处理这个问题。DDS技能发生恣意波形原理图如图3所示：
如图所示，DDS体系的参阅时钟由晶振发生，输入的频率操控字在参阅时钟操控下完结相位累加，截取相位累加器高位发生波形存储器的读数地址。因为波形存储器相似一维向量表，仅需给地址便可取数据。那么将相位累加器输出的相位高位作为输入的地址，波形存储器内部存储的是每一个相位对应的起伏信息。每次拜访一个地址，就输出一个起伏值数据。
依据相位与起伏的对应联系取得幅值信息，将幅值信息送往D/A转化器，再经过滤波器即可得到必定频率的输出信号。以固定的速度绕相位环旋转的矢量导致了一个完好周期正弦波的输出。假如向累加器输入的频率操控字改动时，矢量在相位环上的拜访速度会相应改动，则输出信号的频率也会改动，即可完结频率可调。
因为兼有这三个方面的优势，DDS技能便成为本次体系规划中信号发生部分的首选。
在本规划著作的实践过程中，我使用ALTERA供给的QuartusⅡ及NIOS在实践的硬件完结上做到高速无缝衔接，并使用SOPC规划理念将PLD的最高度规划笼统，弥补了软件和硬件一起集成的空白，因为SOPC Builder是把一切和处理器子体系相关的底层详细资料会集到单个东西中，它具有直观的图形用户接口及主动完结体系集成作业，可直观地衔接总线体系，分配从设备端的裁定优先级，这样就极大的便利了咱们的软硬件协同规划作业。
整个体系分为硬件和软件两个部分。
硬件部分包含：A/D转化模块、键盘显现模块和D/A转化模块，其间键盘显现模块选用开发板上所供给的四个按键、两个七段数码管、LED和LCD液晶显现、A/D、D/A、DDS、RAM、ROM模块；
软件部分包含对键盘显现及整个体系联调的NIOS操控编程。
一、 硬件部分
体系硬件框图如图4所示：
1、 键盘显现模块：
键盘模块包含八键开关和四个按键。四个按键中功用分别为：功用切换键，加键，减键和承认键。
显现模块首要由七段数码管、LED和LCD三部分组成。其间七段数码管用于功用辨认显现，LED用于承认键辨认，而首要的详细数据及形式信息由LCD显现完结。
2、 A/D、D/A转化模块：
A/D模块所用器材是ADS7841，它是一个4通道、12位采样的模仿/数字转化器。D/A转化模块所用器材为DAC7611，它是作业在工业温度范围内的12位数字/模仿转化器。
一帧12位数据完结D/A转化需求12个CLK，而这12个CLK是由体系时钟30分频发生。体系时钟为33.333MHz，经30分频后所得的D/A转化速率应为33.333MHz /30=1.1111 MHz。而拜访ROM表的时钟频率应与D/A转化速率同步，所以输出波形的频率遭到D/A转化器的约束。假如一个周期拜访8个数值，则输出模仿信号的频率最高为1.1111 MHz /8=138887.5Hz，这是理论上的最大频率值。假如选用高速并行D/A转化器，转化速率会大幅进步。而本次规划选用串行D/A转化器的首要原因是因为其能使用于长途串行通讯体系。
3、DDS模块：
（1）、相位累加器：相位累加器是DDS的中心部分，用于完结频率操控字的相位累加，随频率操控字的改动然后完结调频的功用。该功用用VHDL硬件描绘言语编程完结
（2）、起伏调制：由ROM查表输出的成果（10位）与起伏操控字（2位）经过一级乘法器完结，乘法器使用开发渠道内部的快速定制功用对生成的乘法器进行定制。并附加一级锁存单元可以比及波形数据安稳后再向后级电路传送，这样就防止了毛刺的发生。
4、ROM、RAM存储器模块：
ROM存储器完结恣意波形数据的存储，依据地址值从ROM表中查找出对应的数据，并将查表所得数据输出到数字/模仿转化模块。存储器不只要有程序来对它进行操控，更为要害的是在其间存储一个、二分之一或四分之一波形的数据。
RAM模块用于信号的收集处理过程中，A/D转化器完结对输入模仿信号256个点的采样，从A/D转化器输出的采样数据个数为256个，所以RAM的地址位数应为8位
软件部分
规划框图如图7所示：
1、 键盘显现操控模块：
使用NIOS完结键盘的过程中，因为规划板所供给的仅有四个的按键及八个开关。基本上，键盘显现的操控部分均由PIO赋值及使用其固有的宏命令编制C言语加以完结。
2、 整个体系联调的NIOS操控编程：
编制C程序完结键盘显现模块、DDS模块及A/D、D/A转化模块的操控，其间很多选用了PIO赋值并使用条件句子进行判别状况，PIO送入不同的相应输入字。
五、体系特色
依据实践丈量目标，在频率无论是低频仍是高频都具有很好的频率调整精度。其相对误差的数学希望都在10-7数量级上，彻底可以到达咱们的信号发生器的功用目标，一起这样的产品精度也是市场上相似产品所不能比较的。因为关于晶振而言，其精度也便是10-7，由此，咱们规划完结的信号源精度现已到达了针对晶振的精度极限。
在详细的规划完结过程中，咱们着重捉住每个详细细节的安稳性。如在硬件乘法器方面，咱们都在其后端加入了锁存单元，使用边际触发防止不定或过多毛刺的发生，然后完结了近乎抱负的依据DDS理论的信号发生与处理功用。
六、总结
引进SOPC的规划理念，无疑便是一场IC革新的必定连续。就咱们的规划而言，对依据SOPC理念的NIOS体系规划从把握到充沛的运用到实践规划过程中，大概不超越半个月的时刻，这点就充沛地表现了它的短开发周期优势。
其次，对NIOS而言它是一种软核处理器，因而其硬件可恣意增加删去，然后进步了整个体系的运转作用也下降了规划本钱。一起对规划人员的技能要求可以大大下降。
再者，在咱们的实践规划过程中因为需求很多的乘除运算，无疑使用相似于NIOS的微处理器很简略完结，可防止彻底使用硬件描绘言语编写所呈现的很多毛刺及作业量。
本文作者立异点：可以使用FPGA器材参阅DDS理论合作Nios软核微处理器技能，规划完结多种波形数字起伏频率可调的准确调频发生器。该技能的立异点在于输出的调频信号频率从0.0Hz—138887.5000Hz，最小步进可到达为0.0001Hz。在咱们对频率的测验成果中，无论是低频仍是高频都具有很好的频率调整精度。其相对误差的数学希望都在10-7数量级上。因而就信号的频率精度可靠性而言，与技能比较具有必定的优势。
责任修改：gt
