信号完好性是许多规划人员在高速数字电路规划中触及的首要主题之一。信号完好性触及数字信号波形的质量下降和时序差错，因为信号从发射器传输到接纳器会经过封装结构、PCB走线、通孔、柔性电缆和衔接器等互连途径。
当今的高速总线规划如LpDDR4x、USB 3.2 Gen1 / 2(5Gbps / 10Gbps)、USB3.2×2(2x10Gbps)、PCIe和行将到来的USB4.0(2x20Gbps)在高频数据从发送器流向接纳器时会产生信号衰减。本文将概述高速数据速率体系的信号完好性基础知识和集肤效应、阻抗匹配、特性阻抗、反射等关键问题。
跟着硅节点选用10nm、7nm乃至5nm工艺，这能够在给定的芯片尺度下完成高集成度并添加功用。在移动运用中，趋势是更高的频率和更高的数据速率，并下降作业中心电压如0.9v、0.8V、0.56V乃至更低以优化功耗。
在较低的作业电压下以较高的频率作业会使阈值电平或给定位数据的数据有用窗口变小，然后影响走线和电源层分配功率以及“眼图”的闭合度。
由较高频率和较低作业电压引起的闭眼，添加了数据传输差错的时机，因而添加了误码率，这就需求从头传输数据流。重传会导致处理器在较长时刻处于有源形式以重传数据流，这会导致移动运用更高的功耗并削减运用日(DOU)。
图1. 频率和较低电压对眼图打开的影响
在给定的高频规划中添加其它规划应战如信号衰减、反射、阻抗匹配、颤动等时，很明显，信号损耗使接纳器难以正确译出信息，然后添加了差错的时机。
数据流中的时钟采样
在接纳器处，数据是在参阅时钟的边际处采样的。眼图打开越大，就越简略将采样CLK设置在给定位的中心以采样数据。任何幅值衰减、反射或任何颤动，都将使眼图更闭兼并使数据有用窗口和有用位时刻变得更窄，然后导致接纳端呈现差错。
图2. CLK采样
现在，让咱们检查何时需求将通道或互连视为传输线，并检查在智能手机或平板电脑等体系中传输损耗的一些首要原因。
高频和传输线
低频规划是指波久远大于线长度且PCB走线和互连的电阻与频率无关，因而传输线的影响能够忽略不计。高频规划是指波久远小于线长度且走线的一切物理特性和互连尺度都需求操控，以便具有一系列电气特性的传输线可用于给定运用。
咱们将互连视为传输线的时分是在最高频率下作业时，走线长度或许超越该频率波长的1/10。此刻，咱们需求运用集总元件对走线建模，并考虑一切频率相关元件，包含寄生电容和电感及其对信号衰减的影响。
另一种确定在什么频率下将互连线视为传输线的办法是考虑信号的上升时刻(tr)。
在大多数纳米工艺节点中，高数据速率信号具有急剧的上升/下降时刻，这要求将通道或任何互连视为传输线。当这些信号经过信道传达时，其带宽和传输受给定的信号上升时刻操控。
传输速度
电信号是电磁波，其传输速度取决于其周围资料的介电常数。传输速度的公式是
图3. 传输线上的波速
自由空间(介电常数为1)无损传输的波速约为3 x 108 m / s，不同于介电常数为4的传输线的波速，后者导致波速下降一半或1.5 x 108m / s。在自由空间比照在PCB传输的波速差异将导致称为传达推迟(Td)的时刻推迟，Td取决于传达的前言和信号有必要传达的间隔。
Td(传达推迟)=传达间隔/ Vp(传输速度)
现在，当一个信号(CLK)在外层传达而另一信号(Data)在内层传达时，若咱们在一侧具有自由空间而在另一侧具有介电常数时，状况会怎样呢?
在许多规划中，高频信号有必要以互连电缆或挠性电缆作为传输途径的一部分，这会对幅值和时序波形产生推迟和误差。因为信号速度下降、串扰或介电资料吸收的任何能量而导致的时序误差或任何其它损耗都会一同产生称为颤动的时序和幅值误差。
图4. 颤动
在这里，规划人员有必要匹配一系列信号之间的飞翔时刻。因为内层的DATA信号将传达得较慢，因而咱们有必要减小DATA信号的长度以匹配CLK信号的飞翔时刻。
集肤效应
假如咱们检查称为C1的给定导体的 一部分并经过它发送电流I(t)，依据安培规律，将会产生与经过导体的电流成份额的磁通量。假如咱们仅考虑一个导体，邻近没有其它导体，那么通量线(B1)将在导体C1中沿与磁场B1相反的方向产生循环涡流。
图5. 趋附效应引起的电流从头散布
跟着频率添加，集肤效应将电流约束在导体厚度的较小部分，然后添加了有用电阻和相应的损耗。
图6. 因为频率和走线途径形成的信号丢失
传输线和特征阻抗Zo
传输线上的电压和电流一同传达，而且是方位(x)和时刻(t)的函数。传输线的特征阻抗(Zo)是与频率相关的电阻，是传输的电压波与传输的电流波之比：
图7. 传输线中的电压和电流
当电压V(x,t)和电流I(x,t)一同传达并抵达端接阻抗时，欧姆规律要求V(x,t)/I(x,t)等于端接阻抗 (ZL)。
图8. 匹配Zo和ZL
当高频信号经过PCB中的途径，经过或改动其从一层到另一层的途径时，阻抗将产生改动。调查给定的PCB，咱们能够看到有很多层、走线、通孔、衔接，阻抗在任何给定点处都在改动，且自电容、互电容、自电感和互电感会产生寄生效应。
图9. PCB层和阻抗改动
现在，让咱们引进一些集总元件，如寄生电感、电容、沟通集肤电阻、直流电阻，它们存在于任何体系中。能够看出，例如寄生电容(Cdx)怎么改动电流散布，然后导致传输线的特征阻抗产生改动，并使Zo(传输电压与传输电流之比)产生改动。
图10. 含集总元件的传输线
跟着集肤效应下降传入信号的幅值，寄生电感两头的电压会下降负载两头电压的上升和下降时刻，然后影响信号质量和使信号衰减。
图11. 寄生效应对Zo和信号完好性的影响
电压反射系数
当高频信号经过不同的途径、通孔或改动其从一层到另一层的途径时，阻抗将产生改动。操控这些寄生信号并正确端接传输线，咱们能够以最小的失真传输信号。
当终端阻抗(ZL)不等于线路的特征阻抗(Zo)时，有必要有一对反射电压和电流波，而且该反射信号将掩盖在源信号上，导致失真。
请注意，当负载终端(ZL)等于传输线的特征阻抗(Zo)时，电压反射系数等于零。这表明一切入射波都被匹配的负载终端吸收。
当电压波和电流波一同传达并抵达端接阻抗时，总入射波加上V / I的任何反射波有必要等于端接阻抗(ZL)。
图12. 入射波和反射波
阻抗不匹配和反射
考虑一条50欧姆的传输线，端接150欧姆的端接电阻或一个过阻尼电路。为简略起见，咱们将电池的阻抗设置为0，这会将反射波强制回来负载。此外，设置波传达给定长度的时刻推迟(td =间隔/ Vp)。现在，让咱们封闭开关(s)，看看负载产生了什么。
图13. 接连反射波序列
源和终端阻抗之间来回的接连反射波会导致信号掩盖在源信号上，并在信号线上产生振铃。
图14. 反射引起的振铃
在核算终端和源的反射系数时，咱们能够得出抵达终端的入射波量加上反射回源的反射波量。图14中具有较大电压的过冲振铃会给器材施加更多的辐射而使其过应力，并在相邻走线之间产生更多的串扰。另一方面，由振铃或瞬态呼应期间电压轨下降引起的下冲都将添加更高的误码率。
带转接驱动器和不带转接驱动器的体系
关于某些移动运用，如运用10Gbps数据速率的USB 3.1 Gen 2的移动运用，总损耗预算以dB为单位，包含一切互连通道损耗。损耗预算包含从硅到衔接器的途径中的任何损耗，如硅封装、PCB走线、通孔、柔性、共模滤波器和衔接器。
为了USB Type-C Gen 2体系坚持好的信号质量而又不约束PCB的尺度和设备的方位，转接驱动器是最具性价比的计划。
考虑到像智能手机或平板电脑这样的体系，能够将其视为高频数字信号从APP处理器封装和引脚、PCB走线、通孔、衔接器、柔性电缆和USB衔接器传输而来，这些高数据速率信号或许在经过1m电缆之前就衰减。
图15. 典型信号途径及信号衰减
当信号经过信道传达时，信号的幅值会衰减，且取决于信道的长度，这种衰减或许足以导致在高数据速率下呈现信号完好性问题。
转接驱动器作为信号调理器材，能够康复在给定通道上已有损耗的信号，它能够增强康复的信号的输出，然后答应该信号传达更长的间隔和开眼以下降误码率。
图16. 运用转接驱动器
具有可编程差分输出电压的转接驱动器保证驱动强度与线路阻抗、走线长度坚持一致，并均衡信号和处理信号完好性问题。请记住，添加驱动器的差分输出电压将有助于改进接纳信号，但一同也会添加噪声和颤动。
总结
坚持可接受的信号完好性，需求注重集肤效应、匹配的端接、反射、通孔、串扰、耦合及其对信号衰减的影响。
当走线的长度约为信号波长的1/10时，任何互连都应视为传输线。
影响信号完好性的要素，如信道损耗和由阻抗失配引起的信号反射，产生在数据从处理器经过PCB、通孔、柔性电缆或从PCB、通孔、柔性电缆到处理器的任何传输过程中。
在整个信号途径中坚持阻抗匹配关于接口至关重要，以避免反射并供给最大的功率传输。任何阻抗失配都会在线路上引起反射，添加颤动并或许危害信号质量。
假如没有转接驱动器，将很难或几乎不或许在数据速率> 10Gbps经过体系电气和协议一致性测验。在不运用转接驱动器进行短通道和长通道测验时，具有较高数据速率的给定信号的总传输通道间隔或许会受到约束，而且不同设备之间的互操作性时时机下降。
