本规范首要是对规划流程、端口称号、安排结构、文档编列进行约好。本约好作用只是是为了使后期代码规划和文档编写愈加规范有序，便利自己和读者阅览，与公司的规划规范还差着十万八千里，因而，望我们万不可以小梅哥的规范作为规范。当然，小梅哥在规范约好时，也会尽量参阅华为verilog规范和至芯科技的文档编写规范力求做到简练浅显。
规范约好之规划文档根本结构
为了将规划可以明晰明晰的介绍给我们，让我们一看就懂，文档编写时会详细包含以下内容：
一、 试验意图
二、 试验原理
三、 硬件规划
四、 架构规划
五、 代码安排方法
六、 要害代码解读
七、 测验渠道规划
八、 仿真剖析
九、 下板验证
现别离对以上标题的内容进行介绍
试验意图：首要提出试验的要求以及需求到达的意图
试验原理：首要对该试验涉及到的软硬件电路、协议、根本思路进行剖析和介绍
硬件规划：首要剖析完成该试验的硬件电路规划，由于现在小梅哥暂时没钱做开发板，因而只能是在其他厂家的开发板硬件渠道上进行剖析解说
架构安排：首要进行试验的模块构建和架构解读，包含端口意义，内部信号意义等。
代码安排方法：首要进行代码规划计划的介绍，常用的有状况机、线性序列机，不同的试验依据详细情况合适选用不同的计划。假如选用状况机进行规划，则会进行状况搬运图的规划，假如选用线性序列机的方法，也会规划相应的线性序列表。
要害代码解读：首要针对规划中要害的代码进行剖析解读
测验渠道规划：体系的testbench编写，假如是多模块结构，则会对一切模块别离编写testbench
仿真剖析：对仿真成果进行剖析，功用仿真必做，时序仿真选做，详细依照试验内容而定
下板验证：现在小梅哥没有自己的开发板，没办法进行一致的下板验证，但我会就着手边的各式各类的开发板上有的硬件资源，自行下板验证，以确保代码的正确性。
规范约好之代码端口命名
规划中会规划到许多端口，不同的端口意义各不相同，有内部信号，输入输出端口，标志信号，测验信号。
现别离对端口名做如下约好：
1、 端口信号首字母大写;
2、 大局时钟信号名为Clk;
3、 大局复位信号名为Global_Rst;
4、 其它的暂时没有考虑的太多，详细会在每个试验对应的文档中给出。
规范约好之状况机风格规划
在学习Verilog的时分，常常有人问是三段式状况机好仍是一段式状况机好，个人觉得，实践运用哪种方法并没有一个严厉的限制，有的规划，选用一段式状况机规划简练，阅览便利，而三段式状况机则会较为繁琐;别的又有一些规划，需求用三段式状况机才干很好的安排结构。乃至有的规划，需求状况机和线性序列机联合运用，方能到达好的作用，因而，小梅哥不想给机子带上一个规范的框子，对应不同的规划，我会依据实践情况挑选不同的编码方法。
或许考虑的不是很详尽，本文档会在实践代码和文档的规划中不断的丰厚和完善。
