您的位置 首页 国产IC

例解电路去耦技能,看了确保不懊悔

例解电路去耦技术,看了保证不后悔-对于高性能数字IC,例如微处理器和FPGA,电源额定容差(例如5%)包含直流误差、纹波和噪声之和。只要电压保持在容差内,数字器件便符合规范。

假如电源引脚上存在纹波和/或噪声,大多数IC都会有某种类型的功能下降。数字IC的噪声裕量会下降,时钟颤动则或许添加。关于高功能数字IC,例如微处理器和FPGA,电源额定容差(例如±5%)包含直流差错、纹波和噪声之和。只需电压坚持在容差内,数字器材便契合标准。

何谓正确去耦?有何必要性?

阐明模仿IC对电源改变灵敏度的传统参数是电源按捺比(PSRR)。关于放大器,PSRR是输出电压改变与电源电压改变之比,用比率(PSRR)或dB (PSR)表明。PSRR可折合到输出端(RTO)或输入端(RTI)。RTI值等于RTO值除以放大器增益。

图1显现典型高功能放大器(AD8099) PSR随频率、以大约6 dB/8倍频程(20 dB/10倍频程)下降的状况。图中显现了选用正负电源两种状况下的曲线图。尽管PSR在直流下是90 dB,但较高频率下会敏捷下降,此刻电源线路上有越来越多的无用能量会直接耦合至输出。因而有必要一开端就要避免此高频能量进入芯片。一般经过组合电解电容(用于低频去耦)、陶瓷电容(用于高频去耦)来完结,也有或许运用铁氧体磁珠。

数据转换器以及其他模仿和混合信号电路的电源按捺或许在数据手册中都有相关规则。不过,在数据手册的运用部分,经常会针对简直一切的线性和混合信号IC引荐电源去耦电路。用户应一直遵从这些主张,以保证器材正常作业。

低频噪声需求较大的电解电容,用作瞬态电流的电荷库。将低电感外表贴装陶瓷电容直接衔接到IC电源引脚,便可最大程度地按捺高频电源噪声。一切去耦电容有必要直接衔接到低电感接地层才有用。此衔接需求短走线或过孔,以便将额定串联电感降至最低。

铁氧体磁珠(以镍、锌、锰的氧化物或其他化合物制作的绝缘陶瓷)也可用于在电源滤波器中去耦。铁氧体在低频下(100 kHz)为理性,因而对低通LC滤波器有用。100 kHz以上,铁氧体成阻性(高Q)。铁氧体阻抗与资料、作业频率规模、直流偏置电流、匝数、尺度、形状和温度成函数联系。

铁氧体磁珠并非一直必要,但能够增强高频噪声阻隔和去耦,一般较为有利。这儿或许需求验证磁珠永久不会饱满,特别是在运算放大器驱动高输出电流时。当铁氧体饱满时,它就会变为非线性,失掉滤波特性。

请留意,某些铁氧体乃至或许在彻底饱满前便是非线性。因而,假如需求功率级,以低失真输出作业,当原型在此饱满区域邻近作业时,应查看其间的铁氧体。

图2总结了正确去耦的重要方面。

实践电容及其寄生效应

图3显现了一个非抱负电容的模型。电阻RP代表绝缘电阻或走漏,与标称电容C并联。第二个电阻RS(等效串联电阻或ESR)与电容串联,代表电容引脚和电容板的电阻。

电感L(等效串联电感或ESL)代表引脚和电容板的电感。最终,电阻RDA和电容CDA一同构成称为电介质吸收或DA现象的简化模型。在采样坚持放大器(SHA)之类精细运用中运用电容时,DA可形成差错。但在去耦运用中,电容的DA一般不重要。

图4显现了各种100 F电容的频率呼应。理论上,电容阻抗将跟着频率添加呈单调下降。实践操作中,ESR使阻抗曲线变得平整。跟着频率不断升高,阻抗由于电容的ESL而开端上升。“膝部”的方位和宽度将跟着电容结构、电介质和等效器材的值而改变。因而常常能够看到较大值电容与较小值电容并联。较小值电容一般具有较低ESL,与较高频率的电容看似相同。这能够在更宽频率规模内扩展并联组合的整体功能。

电容自谐振频率便是电容电抗(1/C)等于ESL电抗(ESL)的频率。对这一谐振频率等式求解得到下式:

一切电容将显现大致形状与图示相似的阻抗曲线。尽管实践曲线图有所不同,但大致形状相同。最小阻抗由ESR决议,高频区域由ESL决议(后者很大程度上受封装款式影响)。

去耦电容类型

图5显现合适去耦的各种常见电容类型。电解系列具有宽值规模、高电容体积比和广泛的作业电压,是极佳的高性价比低频滤波器元件。它包含通用铝电解开关类型,供给10 V以下直至约500 V的作业电压,尺度为1 F至数千F(以及成份额的外形尺度)。

一切电解电容均有极性,因而无法耐受约一伏以上的反向偏置电压而不形成损坏。此类器材具有相对较高的走漏电流(或许为数十A),很大程度上取决于特定系列的规划、电气尺度、额定电压及施加电压。不过,走漏电流不或许是根本去耦运用的首要因素。

大多数去耦运用不主张运用“通用”铝电解电容。不过,铝电解电容的一个子集是“开关型”,规划并规则用于在最高达数百kHz的频率下处理高脉冲电流,且仅具有低损耗。此类电容在高频滤波运用中可直接比美固态钽电容,且具有更广泛的可用值。

固态钽电解电容一般限于50 V或更低的电压,电容为500 F或更低。关于给定尺度,钽电容比铝开关电解电容呈现出更高的电容体积比,且具有更高的频率规模和更低的ESR。一般也比铝电解电容更贵重,关于浪涌和纹波电流,有必要慎重处理运用。

最近,运用有机或聚合物电解质的高功能铝电解电容也已面世。这些电容系列具有略低于其他电解类型的ESR和更高的频率规模,别的低温ESR下降也最小。此类器材运用铝聚合物、特别聚合物、Poscap和Os-Con等标签。

陶瓷或多层陶瓷(MLCC)具有尺度紧凑和低损耗特性,一般是数MHz以上的首选电容资料。不过,陶瓷电介质特性相差很大。关于电源去耦运用,一些类型优于其他类型。在X7R的高K电介质公式中,陶瓷电介质电容的值最高可达数F。在高达200 V的额定电压下引荐Z5U和Y5V。X7R型在直流偏置电压下的电容改变小于Z5U和Y5V型,因而是较佳挑选。

NP0(也称为COG)型运用更低的介电常数公式,一般具有零TC和低电压系数(不同于较不稳定的高K型)。NP0型的可用值限于0.1 F或更低,0.01 F是更实用的上限值。

多层陶瓷(MLCC)外表贴装电容的极低电感规划可供给近乎最佳的RF旁路,因而越来越频频地用于10 MHz或更高频率下的旁路和滤波。更小的陶瓷芯片电容作业频率规模可达1 GHz。关于高频运用中的这些及其他电容,可经过挑选自谐振频率高于最高方针频率的电容,保证有用值。

薄膜型电容一般运用绕线,添加了电感,因而不合适电源去耦运用。此类型更常用于音频运用,此刻需求极低电容和电压系数。

部分高频去耦主张

图6显现了高频去耦电容有必要尽或许接近芯片的状况。不然,衔接走线的电感将对去耦的有用性发生晦气影响。

左图中,电源引脚和接地衔接尽或许短,所以是最有用的装备。但是右图中,PCB走线内的额定电感和电阻将形成去耦计划的有用性下降,且添加关闭环路或许形成搅扰问题。

由LC去耦网络构成的谐振电路

许多去耦运用中,电感或铁氧体磁珠与去耦电容串联,如图7所示。电感L与去耦电容C串联后构成谐振或“调谐”电路,首要特性是显现谐振频率下的明显阻抗改变。谐振频率计算公式如下:

去耦网络的整体阻抗在谐振频率下可表现出峰化现象。峰化程度取决于调谐电路的相对Q(质量因子)值。谐振电路的Q衡量其对电阻的电抗。计算公式如下:

正常走线电感和0.01 F至0.1 F的典型去耦电容将在高于数MHz的频率下发生谐振。例如,0.1 F和1 nH将在16 MHz下发生谐振。

不过,由100 F电容和1 F电感组成的去耦网络在16 kHz下发生谐振。假如不予查看,一旦此频率呈现在电源线路上,可带来谐振问题。该效应可经过下降电路Q降至最低。在电源线路内接近IC的当地刺进小电阻(~10 )便可轻松完结,如右例所示。电阻应尽或许压低,最大程度地减小电阻两头的IR压降。也可用小铁氧体磁珠替代电阻,它在谐振频率下首要表现为阻性。

运用铁氧体磁珠替代电感能够削减谐振问题,由于铁氧体磁珠在100 kHz以上表现为阻性,所以会下降电路的有用Q值。典型铁氧体磁珠阻抗如图8所示。

简略LRC去耦网络的呼应能够运用根据SP%&&&&&%E的程序轻松仿真,例如NaTIonal Instruments MulTIsim™,ADI公司版。典型电路模型如图9所示,仿真呼应如图10所示。

不良去耦技能对功能的影响

本节调查不良去耦技能对两种根底元件:运算放大器和ADC的影响。

图11显现1.5 GHz高速电流反应运算放大器AD8000的脉冲呼应。两种示波器图表均运用评价板取得。左边走线显现正确去耦的呼应,右侧走线显现同一电路板上去除掉耦电容后的相同呼应。两种状况中,输出负载均为100 。

图12显现AD8000的PSRR,它与频率成函数联系。请留意,较高频率下PSRR下降至相对较低值。这意味着电源线路上的信号很简单传达至输出电路。图13显现用于丈量AD8000 PSRR的电路。

现在调查正确及过错去耦对14位、105/125MSPS高功能数据转换器ADC AD9445的影响。尽管转换器一般无PSRR标准,但正确去耦仍非常重要。图14显现正确规划电路的FFT输出。这种状况下,对AD9445运用评价板。留意频谱较为洁净。

AD9445的引脚摆放如图15所示。请留意,电源和接地引脚有多个。这是为了下降电源阻抗(并联引脚)。

模仿电源引脚有33个。18个引脚衔接到AVDD1(电压为+3.3 V ± 5%),15个引脚衔接到AVDD2(电压为+5 V ± 5%)。DVDD(电压为+5 V ± 5%)引脚有4个。在本试验中所用的评价板上,每个引脚具有陶瓷去耦电容。此外还有数个10 F电解电容

图16显现了从模仿电源去除掉耦电容后的频谱。请留意,高频杂散信号添加了,还呈现了一些交调产品(低频成分)。

信号SNR已明显下降。

本图与上图的仅有差异是去除了去耦电容。相同运用AD9445评价板进行丈量。

图17显现从数字电源去除掉耦%&&&&&%的成果。留意杂散相同添加了。别的应留意杂散的频率散布。这些杂散不只呈现在高频下,并且跨过整个频谱。本试验运用转换器的LVDS版别进行。

能够幻想,CMOS版别会更糟糕,由于LVDS的噪声低于饱满CMOS逻辑。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/bandaoti/ic/177951.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部