接地无疑是体系规划中最为扎手的问题之一。尽管它的概念相对比较简单，施行起来却很杂乱，惋惜的是，它没有一个短小精悍能够用详细进程描绘的办法来保证取得杰出效果，但假如在某些细节上处理不妥，或许会导致令人头痛的问题。
关于线性体系而言，"地"是信号的基准点。惋惜的是，在单极性电源体系中，它还成为电源电流的回路。接地战略运用不妥，或许严峻危害高精度线性体系的功能。
关于一切模仿规划而言，接地都是一个不容忽视的问题，而在根据PCB的电路中，恰当施行接地也具有平等重要的含义。走运的是，某些高质量接地原理，特别是接地层的运用，关于PCB环境是固有不变的。因为这一要素是根据PCB的模仿规划的明显优势之一，咱们将在本文中对其进行要点评论。
咱们有必要对接地的其他一些方面进行办理，包括操控或许导致功能下降的杂散接地和信号回来电压。这些电压或许是因为外部信号耦合、公共电流导致的，或许仅仅因为接地导线中的过度IR压降导致的。恰当地布线、布线的尺度，以及差分信号处理和接地阻隔技能，使得咱们能够操控此类寄生电压。
咱们即将评论的一个重要主题是适用于模仿/数字混合信号环境的接地技能。事实上，高质量接地这个问题能够—也必定—影响到混合信号PCB规划的整个布局准则。
现在的信号处理体系一般需求混合信号器材，例如模数转化器(ADC)、数模转化器(DAC)和快速数字信号处理器(DSP)。因为需求处理宽动态规模的模仿信号，因而有必要运用高功能ADC和DAC。在恶劣的数字环境内，能否坚持宽动态规模和低噪声与选用杰出的高速电路规划技能密切相关，包括恰当的信号布线、去耦和接地。
曩昔，一般以为"高精度、低速"电路与所谓的"高速"电路有所不同。关于ADC和DAC，采样(或更新)频率一般用作区别速度规范。不过，以下两个示例显现，实践操作中，现在大多数信号处理IC真实完成了"高速"，因而有必要作为此类器材来对待，才干坚持高功能。DSP、ADC和DAC均是如此。
一切合适信号处理运用的采样ADC(内置采样坚持电路的ADC)均选用具有快速上升和下降时间(一般为数纳秒)的高速时钟作业，即便呑吐量看似较低也有必要视为高速器材。例如，中速12位逐次迫临型(SAR) ADC可选用10 MHz内部时钟作业，而采样速率仅为500 kSPS。
Σ-Δ型ADC具有高过采样比，因而还需求高速时钟。即便是高分辨率的所谓"低频"工业丈量ADC(例如AD77xx-系列)吞吐速率到达10 Hz至7.5 kHz，也选用5 MHz或更高时钟频率作业，而且供给高达24位的分辨率。
更杂乱的是，混合信号IC具有模仿和数字两种端口，因而怎么运用恰当的接地技能就显现愈加错综杂乱。此外，某些混合信号IC具有相对较低的数字电流，而另一些具有高数字电流。许多状况下，这两种类型的IC需求不同的处理，以完成最佳接地。
数字和模仿规划工程师倾向于从不同视点调查混合信号器材，本文旨在阐明适用于大多数混合信号器材的一般接地准则，而不用了解内部电路的详细细节。
经过以上内容，明显接地问题没有一本快速手册。惋惜的是，咱们并不能供给能够保证接地成功的技能列表。咱们只能说忽视一些作业，或许会导致一些问题。在某一个频率规模内卓有成效的办法，在另一个频率规模内或许行不通。别的还有一些彼此抵触的要求。处理接地问题的要害在于了解电流的活动办法。
星型接地
"星型"接地的理论基础是电路中总有一个点是一切电压的参阅点，称为"星型接地"点。咱们能够经过一个形象的比方更好地加以了解—多条导线从一个一起接地址呈辐射状扩展，相似一颗星。星型点并不必定在外表上相似一颗星—它或许是接地层上的一个点—但星型接地体系上的一个要害特性是：一切电压都是相关于接地网上的某个特定点丈量的，而不是相关于一个不确定的"地"(不管咱们在何处放置探头)。
尽管在理论上十分合理，但星型接地原理却很难在实践中施行。举例来说，假如体系选用星型接地规划，而且制造的一切信号途径都能使信号间的搅扰最小并可尽量防止高阻抗信号或接地途径的影响，施行问题便随之而来。在电路图中参加电源时，电源就会添加不良的接地途径，或许流入现有接地途径的电源电流适当大和/或具有高噪声，然后损坏信号传输。为电路的不同部分独自供给电源(因而具有独自的接地回路)一般能够防止这个问题。例如，在混合信号运用中，一般要将模仿电源和数字电源分隔，一起将在星型点处相连的模仿地和数字地分隔。
独自的模仿地和数字地
事实上，数字电路具有噪声。饱满逻辑(例如TTL和CMOS)在开关进程中会时间短地从电源吸入大电流。但因为逻辑级的抗扰度可达数百毫伏以上，因而一般对电源去耦的要求不高。相反，模仿电路十分简单受噪声影响—包括在电源轨和接地轨上—因而，为了防止数字噪声影响模仿功能，应该把模仿电路和数字电路分隔。这种别离涉及到接地回路和电源轨的分隔，对混合信号体系而言或许比较费事。
可是，假如高精度混合信号体系要充沛发挥功能，则有必要具有独自的模仿地和数字地以及独自电源，这一点至关重要。事实上，尽管有些模仿电路选用+5 V单电源供电运转，但并不意味着该电路能够与微处理器、动态RAM、电扇或其他高电流设备共用相同+5 V高噪声电源。模仿部分有必要运用此类电源以最高功能运转，而不只仅坚持运转。这一不同必定要求咱们对电源轨和接地接口给予高度留意。
请留意，体系中的模仿地和数字地有必要在某个点相连，以便让信号都参阅相同的电位。这个星点(也称为模仿/数字公共点)要精心挑选，保证数字电流不会流入体系模仿部分的地。在电源处设置公共点一般比较便当。
许多ADC和DAC都有独自的"模仿地"(AGND)和"数字地"(DGND)引脚。在设备数据手册上，一般主张用户在器材封装处将这些引脚连在一起。这点好像与要求在电源处衔接模仿地和数字地的主张相抵触;假如体系具有多个转化器，这点好像与要求在单点处衔接模仿地和数字地的主张相抵触。
其实并不存在抵触。这些引脚的"模仿地"和"数字地"符号是指引脚所衔接到的转化器内部部分，而不是引脚有必要衔接到的体系地。关于ADC，这两个引脚一般应该连在一起，然后衔接到体系的模仿地。因为转化器的模仿部分无法耐受数字电流经由焊线流至芯片时发生的压降，因而无法在IC封装内部将二者衔接起来。但它们能够在外部连在一起。
图1显现了ADC的接地衔接这一概念。这样的引脚接法会在必定程度上下降转化器的数字噪声抗扰度，降幅等于体系数字地和模仿地之间的共模噪声量。可是，因为数字噪声抗扰度常常在数百或数千毫伏水平，因而一般不太或许有问题。
模仿噪声抗扰度只会因转化器自身的外部数字电流流入模仿地而下降。这些电流应该坚持很小，经过保证转化器输出没有高负载，能够最大程度地减小电流。完成这一方针的好办法是在ADC输出端运用低输入电流缓冲器，例如CMOS缓冲器-寄存器IC。
图1. 数据转化器的模仿地(AGND)和数字地(DGND)引脚应回来到体系 模仿地。
假如转化器的逻辑电源运用一个小电阻阻隔，而且经过0.1 μF (100 nF)电容去耦到模仿地，则转化器的一切快速边缘数字电流都将经过该电容流回地，而不会出现在外部地电路中。假如坚持低阻抗模仿地，而能够充沛保证模仿功能，那么外部数字地电流所发生的额定噪声基本上不会构成问题。
接地层
接地层的运用与上文评论的星型接地体系相关。为了施行接地层，双面PCB(或多层PCB的一层)的一面由接连铜制造，而且用作地。其理论基础是许多金属具有或许最低的电阻。因为运用大型扁平导体，它也具有或许最低的电感。因而，它供给了最佳导电功能，包括最大程度地下降导电平面之间的杂散接地差异电压。
请留意，接地层概念还能够延伸，包括 电压层。电压层供给相似于接地层的优势—极低阻抗的导体—但只用于一个(或多个)体系电源电压。因而，体系或许具有多个电压层以及接地层。
尽管接地层能够处理许多地阻抗问题，但它们并非灵丹妙药。即便是一片接连的铜箔，也会有残留电阻和电感;在特定状况下，这些就足以阻碍电路正常作业。规划人员应该留意不要在接地层注入很高电流，因为这样或许发生压降，然后搅扰灵敏电路。
坚持低阻抗大面积接地层对现在一切模仿电路都很重要。接地层不只用作去耦高频电流(源于快速数字逻辑)的低阻抗回来途径，还能将EMI/RFI辐射降至最低。因为接地层的屏蔽效果，电路受外部EMI/RFI的影响也会下降。
接地层还答应运用传输线路技能(微带线或带状线)传输高速数字或模仿信号，此类技能需求可控阻抗。
因为"总线(bus wire)"在大多数逻辑转化等效频率下具有阻抗，将其用作"地"彻底不能承受。例如，#22规范导线具有约20 nH/in的电感。由逻辑信号发生的压摆率为10 mA/ns的瞬态电流，流经1英寸该导线时将构成200 mV的无用压降：
关于具有2 V峰峰值规模的信号，此压降会转化为大约200 mV或10%的差错(大约"3.5位精度")。即便在全数字电路中，该差错也会大幅下降逻辑噪声裕量。
假如转化器的逻辑电源运用一个小电阻阻隔，而且经过0.1 μF (100 nF)电容去耦到模仿地，则转化器的一切快速边缘数字电流都将经过该电容流回地，而不会出现在外部地电路中。假如坚持低阻抗模仿地，而能够充沛保证模仿功能，那么外部数字地电流所发生的额定噪声基本上不会构成问题。
图2. 流入模仿回来途径的数字电流发生差错电压。
图2显现数字回来电流调制模仿回来电流的状况(顶图)。接地回来导线电感和电阻由模仿和数字电路同享，这会形成彼此影响，终究发生差错。一个或许的处理方案是让数字回来电流途径直接流向GND REF，如底图所示。这显现了"星型"或单点接地体系的基本概念。在包括多个高频回来途径的体系中很难完成真实的单点接地。因为各回来电流导线的物理长度将引进寄生电阻和电感，所以取得低阻抗高频接地就很困难。实践操作中，电流回路有必要由大面积接地层组成，以便获取高频电流下的低阻抗。假如无低阻抗接地层，则简直不或许防止上述同享阻抗，特别是在高频下。
一切%&&&&&%接地引脚应直接焊接到低阻抗接地层，然后将串联电感和电阻降至最低。关于高速器材，不引荐运用传统IC插槽。即便是"小尺度"插槽，额定电感和电容也或许引进无用的同享途径，然后损坏器材功能。假如插槽有必要合作DIP封装运用，例如在制造原型时，单个"引脚插槽"或"笼式插座"是能够承受的。以上引脚插槽供给封盖和无封盖两种版别。因为运用绷簧加载金触点，保证了IC引脚具有杰出的电气和机械衔接。不过，重复插拔或许下降其功能。
应运用低电感、外表贴装陶瓷电容，将电源引脚直接去耦至接地层。假如有必要运用通孔式陶瓷电容，则它们的引脚长度应该小于1 mm。陶瓷电容应尽量接近%&&&&&%电源引脚。噪声过滤还或许需求铁氧体磁珠。
这样的话，能够说"地"越多越好吗?接地层能处理许多地阻抗问题，但并不能悉数处理。即便是一片接连的铜箔，也会有残留电阻和电感;在特定状况下，这些就足以阻碍电路正常作业。图3阐明晰这个问题，并给出了处理办法。
图3. 分裂接地层能够改动电流流向，然后进步精度。
因为实践机械规划的原因，电源输入衔接器在电路板的一端，而需求接近散热器的电源输出部分则在另一端。电路板具有100 mm宽的接地层，还有电流为15 A的功率放大器。假如接地层厚0.038 mm，15 A的电流流过时会发生68 μV/mm的压降。关于任何共用该PCB且以地为参阅的精细模仿电路，这种压降都会引起严峻问题。能够分裂接地层，让大电流不流入精细电路区域，而迫使它盘绕分裂方位活动。这样能够防止接地问题(在这种状况下的确存在)，不过该电流流过的接地层部分中电压梯度会进步。
在多个接地层体系中，请必须防止掩盖接地层，特别是模仿层和数字层。该问题将导致从一个层(或许是数字地)到另一个层的容性耦合。要记住，%&&&&&%是由两个导体(两个接地层)组成的，中心用绝缘体(PC板资料)阻隔。
