您的位置 首页 国产IC

嵌入式数字示波器的规划

1引言嵌入式数字示波器是近年发展起来的一种实现数据及波形实时显示的智能终端设备。目前通用的数字示波器多采用DSP、内嵌微处理器型FPGA

1 导言

嵌入式数字示波器是近年发展起来的一种完成数据及波形实时显现的智能终端设备。现在通用的数字示波器多选用DSP、内嵌微处理器型FPGA或DSP+FPGA结构。嵌入式数字示波器可看成是一种低成本、功用相对较少、可作为一个模块运用的嵌入式智能终端。尽管DSP数据处理才能强壮,运转速度较高,FPGA灵活性强,能够充分地进行规划开发和验证,便于体系升级。可是,DSP和内嵌微处理器型FPGA一般价格较高。不合适在低成本的嵌入式数字示波器开发中运用。

ARM是面向低价位商场规划的一种RISC微处理器,其优势是性价比高,合适嵌入式数字示波器的需求。当时选用ARM芯片规划的嵌入式数字示波器首要依据ARM7内核的微操控器S3C44BOX。选用这种结构规划的嵌入式数字示波器,因为时钟频率和并行处理才能较低.因而一般用于通道数较少的规划中,无法满意对体系实时性要求较高的多通道嵌人式数字示波器的规划。本文提出了一种依据S3C2410A微操控器(ARM920T内核)和uC/OS-Ⅱ实时操作体系的规划办法,并在此根底上开宣布一款低成本且具有中文菜单人机交互界面的4通道嵌入式数字示波器产品。

2 嵌入式数字示波器原理

体系的整体规划框图如图1所示。

依据项目需求,本项研讨的首要性能指标:4通道输入,采样频率规模为2KHz~20 MHz,输入电压规模为0~±4V,频率、脉宽和幅值(满量程)精度:±0.5%,杰出的人机交互界面。

选用S3C2410A和uC/OS..-Ⅱ相结合的规划办法。输入前端选用模数(A/D)转化和FIFO缓冲存储的结构.运用FIFO在读写操控逻辑、高速数据交流方面的优势,使多路数据收集和存储同步的一起,还可改动采样频率切换量程。多路数据传输运用DMA传输方法,进步体系运转功率。输出显现端运用S3C2410A的液晶屏操控器将数字量转化成液晶屏上的点坐标来显现4通道的波形以及相关数据。选用鼠标对人机交互界面进行操作,减小了体系的体积,进步了体系的可操作性。


图1嵌入式数字示波器原理框图

3 硬件规划

依据体系的整体功用区分,可将硬件规区分为数据收集模块和显现模块2大部分。

3.1数据收集模块

数据收集模块首要由MD转化和FIFO缓冲存储组成,体系接口如图2所示。


图2数据收集体系接口图

单路数据收集由1片运放(AD9631)、1片12位ADC(AD9224)、2片FIFO(IDT7204)组成。

AD963l是一种低畸变、低噪声、高速运放。首要进步输入阻抗,减小外接阻抗改变的影响。模仿输入经AD9631处理后至AD9224,在S3C2A10A的操控下,体系发生可调频率方波接为AD9224和IDT7204的作业信号。AD9224开端对输入信号进行模数转化.一起转化输出的数字信号保存到相应的FIFO中。FIFO存满时,S3C2410A经过DMA通道将多路FIFO中的数据顺次寄存到SRAM中的固定地址区域。

S3C2410A内ADC最高工终频率廷有2.5MHz。因而需外接高性能ADC(AD9224)。AD9224为单通道、12位.40MHz的ADC。A/D转化将数字信号发送到FIFO。

FIFO是一种先进先出结构,没有地址线,布线简略,因而仅用少数的体系资源就能完成数据的快速交流。两且操控简略,不会发生地址抵触。FIFO选用的是4K x 9bit的CMOS双端口存储缓冲芯片IDT7204。AD9224输出12位,而IDT7204输入9位,因而在ADC数据输出和FIFO存储接口规划上选用2片IDT7204进行字长扩展。FIFO缓冲存储完成的功用:承受写信号,寄存经过转化的数字信号并顺次添加地址,当FIFO存储满时,给出满信号;承受读信号,将FIFO存储的数据读出并存到SRAM中的同定地址处。

3.2显现模块

S3C2410A内置液晶屏操控器,能够支撑水平/笔直像素、数据位宽、数据传输时刻和改写频率不同的多种液晶显现屏,最大能够支撑256K色TFT、4K色STN五颜六色液晶屏。

液晶屏操控器首要用来传输显现信息和必要的操控信号.如VFRAME、VLINE、VCLK和VM等。除了操控信号外,还包括传输显现信息的数据接口:VD[23:0]。经过LCDCDMA来传输显现信息,LCDCDMA是一种杂乱的DMA传输方法,经过运用这种特别的DMA传输方法,能够将疑示信息从帧内存中主动传输到液晶屏驱动器,而且不经过CPU干涉直接在显现屏上显现信息。

4 软件规划

依据体系的整体功用,可将嵌入式数字示波器的软件规区分为3个模块:uC/OS-Ⅱ的移植、数据收集和图彤形显现。

4.1 uC/OS-Ⅱ的移植

uC/OS-Ⅱ的移植是使用程序规划的根底。经过uC/OS-Ⅱ内核的使命调度,可解决传统嵌入式软件规划中呈现的编程杂乱、可维护性差和体系的实时性得不到确保等问题。

uC/OS-Ⅱ在S3C2410A上的移植,重点是uC/OS-Ⅱ的使命切换机制。使命切换经过软中止来完成,首要包括OS_TASK_SW与_OSStartHighRdy 2个函数。OS_TASK_SW总是在使命级代码中被调用。当操作体系作使命切换时,调用使命切换函数OS_TASK_SW,获取中止向量号并跳转到相应的服务程序OSIntCtxSw。该函数前半部分是切换前使命的参数压栈,后部分是行将运转的使命康复.表现为参数出栈。后半部分有一个独自的标号OSIntCtxSw_1,在汇编下霹构成了2个嵌套函数OSIntCtxSw和OSIntCtxSw_1。其间OSIntCtxSw包括了OSIntCtxSw_1,OSIntCtxSw_1的首要功用是使命的康复运转。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/bandaoti/ic/208446.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部